module électronique 4 projet VHDL S4 Horloge Auteurs : Marine BOILEAU Alexis BOLLIA Pierre MOREAU Professeur : Jean-Louis RIQUIER

Transcription

1 module électronique 4 projet VHDL S4 Horloge Professeur : Jean-Louis RIQUIER Auteurs : Marine BOILEAU Alexis BOLLIA Pierre MOREAU 10 Mars 2016

2 Table des matières 0 Introduction 3 1 Présentation Le VHDL Les cartes FPGA : Basys 2 de Digilent Conception Étude fonctionnelle Étude du circuit par blocs Étude détaillée des fonctions Synthèse Simulation Conclusion 11 1

3 Table des images 1.1 Carte Basys 2 de Digilent Schéma fonctionnel Simulation du diviseur de fréquences Simulation du compteur de secondes Simulation du compteur de minutes Simulation du compteur d heures

4 Partie 0 Introduction Le projet Le projet consistait à implémenter une horloge sur l afficheur digital d une carte Basys 2. Le projet est réalisés en par les étudiants ingénieurs en deuxième année du cycle préparatoire à l ECE (École Centrale d Électronique) de Paris, dans le cadre du cours d électronique. Il a pour but d initier les étudiants à la conception VHDL, en mettant en pratique les connaissances théoriques vues en cours. L équipe Notre équipe était constituée de 3 membres Marine Boileau Alexis Bollia Pierre Moreau Cela nous a permis d avancer rapidement et efficacement tout en ayant une bonne répartition des tâches. 3

5 Partie 1 Présentation Commençons d abord par vous présenter les différentes technologies utilisées dans ce projet. 1.1 Le VHDL Le VHDL (Very-high speed integrated circuits Hardware Description Language) est un langage de description développé dans les années 80 aux Etats-Unis. Une nouvelle norme fu établi en 1993 pour améliorer la portabilité du langage, c est cette nouvelle norme qui est devenu un standard en matière d outils de description de fonctions logique. On utilise principalement le VHDL pour : Pour concevoir des ASIC. Programmer des composants du type PLD, CPLD et FPGA (utiliser pour ce projet). Concevoir des modèles de simulation numérique ou des bancs de test. 1.2 Les cartes FPGA : Basys 2 de Digilent Les cartes FPGA (ou field-programmable gate array : réseau de portes programmables) sont des circuits intégrés logique qui peuvent être reprogrammé apès leur fabrication. Ils sont composés de nombreuses cellules logiques élémentaires qui sont librement assemblables. Ces cartes comportent de la mémoire d usage général et des bloucles à verrouillage de phase pour la génération d horloge c est ce qui nous intéresse dans ce projet. 4

6 Projet électronique VHDL S Boileau & Bollia & Moreau Image 1.1 Carte Basys 2 de Digilent PARTIE 1. PRÉSENTATION 5

7 Partie 2 Conception 2.1 Étude fonctionnelle Étude du circuit par blocs Nous pouvons décomposer la fonction principale en différents blocs. Image 2.1 Schéma fonctionnel Les blocs surlignés en bleus sont des fonctions séquentielles. Sur chaque signal, le nombre de bits portés est affiché en bleu. Étude détaillée des fonctions FS1 : Compteur (séquentielle) Entrées : horloge clk Sorties : compteur cpt,signal des secondes sig_s, signal des demi-secondes sig_demi 6

8 Projet électronique VHDL S Boileau & Bollia & Moreau Ce bloc divise la fréquence de l horloge en incrémentant la variable cpt jusqu à Il renvoie un signal sur sig_s toutes les secondes. FS2 : Compteur des secondes Entrées : HSeconde. Sorties : Usec, Dsec, Minute. (séquentielle) Ce bloc permet de gérer le compteur des secondes et rajouter une 1 aux minutes lorsque les secondes atteignent 59. FS3 : Compteur des minutes (séquentielle) Entrées : HMinute. Sorties : Umin, Dmin, Heure. Ce bloc permet de gérer le compteur des minutes et rajouter une 1 aux heures lorsque les minutes atteignent 59. FS4 : Compteur des heures (séquentielle) Entrées : HHeure. Sorties : Uheu, Dheu. Ce bloc permet de gérer le compteur des heures. FS5 : Multiplexeur (Combinatoire) Entrées : Usec,Dsec,Umin,Dmin,Uheu,Dheu. mp, Mode. Sorties : HEX. Ce bloc permet de convertir l information numérique des compteurs en sortie 7 bit pouvant etre lu par l afficheur 7-segments. Il est en relaxion avec le demultiplexeur qui gère l affichage de l horloge FS6 : DMUXSEC (Combinatoire) Entrées : mp. Sorties : mplex pour selectionner l afficheur. Ce bloc permet au programme de savoir sur quel afficheur 7-segments il doit afficher le nombre donné par le multiplexeur. FS7 : AVSEC (combinatoire) Entrées : COMPT(22), horloge, set_sec. Sorties : HSeconde. PARTIE 2. CONCEPTION 7

9 Projet électronique VHDL S Boileau & Bollia & Moreau Ce bloc permet la remise à l heure des secondes. C est à dire qu il modifie la valeur de la clock afin d accélérer le défillement des secondes lorsque le bouton associé est activé (bouton des secondes : set_sec). FS9 : AVMI (combinatoire) Entrées : COMPT(22), Minutes, set_min. Sorties : Hminute. Ce bloc permet la remise à l heure des minutes. C est à dire qu il modifie la valeur de la clock afin d accélérer le défillement des minutes lorsque le bouton associé est activé (bouton des minutes : set_min). FS10 : AVHEU (Combinatoire) Entrées : COMPT(22), Heure, set_heu. Sorties : HHeure. Ce bloc permet la remise à l heure des heures. C est à dire qu il modifie la valeur de la clock afin d accélérer le défillement des heures lorsque le bouton associé est activé (bouton des minutes : set_heu). Alarm : Alarme (séquentielle) Entrées : horloge clk, minutes um et dm, heures uh et dh, et bouton d activation btn_toggle_alarm Sorties : buzzer et led clignotante light Ce bloc enregistre les valeurs des heures et minutes si le bouton de réglage est appuyé, et active le buzzer et la led si l heure actuelle est la même que l heure enregistrée. DOT : afficheur clignotant des secondes (combinatoire) Entrées : afficheur actuel mp, signal des demi secondes sig_demi Sorties : point sur l afficheur 7seg : blink Allume et éteint le point au milieu de l afficheur à chaque seconde. PSW : mot de passe (combinatoire) Entrées : secondes usec, boutons btn_psw Sorties : etape actuelle du déchiffrage etape_psw Compare les boutons activés avec le signal des secondes pour déterminer l étape actuelle du déchiffrage du mot de passe. PARTIE 2. CONCEPTION 8

10 Partie 3 Synthèse Suite à l analyse des fonctions et la construction du schéma fonctionnel, nous avons pus mieux comprendre ce qui nous étais demandé dans ce projet. Ainsi le projet ce découpe en plusieurs groupes : Les fonctions FS1 à FS4 : il s agit des compteurs pour récuperer les valeurs de l horloge que ce soit les secondes, les minutes ou les heures. Les fonctions FS5 et FS6 (le multiplexeur et le démultiplexeur) permettent le bon affichage sur la carte. En effet le multiplexeur convertir les valeurs numériques des compteurs en sortie 7 bits pour l afficheur 7-segments. le demultiplexeur quand à lui indique sur quel afficheur la valeur doit s afficher. Les fonctions FS7,FS9, et FS10 permettent de calculer le bon nombre. Il s agit de fonction combinatoire. En effet lorsque le nombre des secondes passe à 59 grâce au compteur il doit se réinitialiser et incrémenter de 1 le nombre des minutes. De même avec les minutes avec les heures. Nous avons cependant eu des difficultés à comprendre le code n étant pas habitué à cette logique de language. 3.1 Simulation Grâce au logiciel Xilinx, nous pouvons simuler les fonctions séquentielles. Pour accélérer la simulation, nous remplaçons les signaux d entrées par l horloge interne clk. FS1 : diviseur de fréquences Cette fonction additionne les coups d horloge sur 26 bits. On remarque que les 14 et 15 èmes bits de ce compteur agissent comme un compteur sur 2 bits, avec une fréquence entre l horloge et la seconde. 9

11 Projet électronique VHDL S Boileau & Bollia & Moreau Image 3.1 Simulation du diviseur de fréquences FS2 : Compteur de secondes Pour compter les secondes, il faut 2 compteurs, l un pour les unités sur 4 bits, et l autre pour les dizaines sur 3 bits. Une fois arrivé à 60 minutes, cette fonction envoie un signal pour les minutes. Image 3.2 Simulation du compteur de secondes FS3 : Compteur de minutes Pour compter les minutes, il faut 2 compteurs, l un pour les unités sur 4 bits, et l autre pour les dizaines sur 3 bits. Une fois arrivé à 60 minutes, cette fonction envoie un signal pour les heures. Image 3.3 Simulation du compteur de minutes FS4 : Compteur d heures Pour compter les heures, il faut 2 compteurs, l un pour les unités sur 4 bits, et l autre pour les dizaines sur 2 bits. Image 3.4 Simulation du compteur d heures PARTIE 3. SYNTHÈSE 10

12 Partie 4 Conclusion Ce projet d électronique nous as permis de nous familiariser avec de nouveaux composants, très utiles et répandus. De plus, cela nous a permis de concrétiser une multitude de cours jusqu à présent. Nous avons dû effectuer de nombreuses recherches, et dû réaliser de nombreux essais (infructueux) de simulation avant de pouvoir comprendre tous les retors de ce montage. De plus, Alexis et Pierre ayant des connaissances en L A TEX, nous en avons profité pour coder notre rapport, ce qui facilite grandement la mise en page et l édition à plusieurs. Pour Marine, c était un premier contact avec le L A TEX, et elle prévoit développer ses connaissances pour des projets futurs. 11