Laboratoire 21 : Conception et Simulation de Circuits Logiques Computer Synchrone

Transcription

1 CEG2536 : ARCHITECTURE DES ORDINATEURS I Laboratoire 21 : Conception et Simulation de Circuits Logiques Computer Synchrone Automne 2007 Professeur : Miguel Wail Gueaieb A. Garzón Notes Travail individuel seulement. Une pénalité de 10 points sera appliquée pour chaque jour de retard. Une heure de retard sera considéré comme un jour! Tous les étudiants devraient être au courant du règlement de l Université d Ottawa vis-à-vis de la fraude scolaire: 1. Objectifs: Ce laboratoire va permettre aux étudiants se familiariser avec la conversion de critères fonctionnels en circuits logiques, et avec l implémentation de ces circuits en utilisant d appareil de logique programmable EMP7128S, qui se trouve sur la plaque UP2 de chez Altera. Le but de ce lab est d utiliser le logiciel de conception assistée par ordinateur Quartus II afin de: Entrer le schéma de compteurs synchrones par l éditeur graphique de Quartus II. Assigner une location physique aux pins d entrée et de sortie, et préparer le chargement du programme dans la plaque UP2. Tester le compteur: 1

2 - Afficher les sorties du compteur comme valeur binaire sur des DELs (Diodes Electro- Luminescentes) - Observer et enregistrer les formes d ondes obtenues en simulation 2. Ce qui est requis dans le Lab: Les résultats suivants doivent être inclus dans votre rapport: 3. Equipements: 1. Explications de vos démarches pour arriver au résultat 2. Captures d écran de tous les schémas et diagrammes (dont les formes d ondes, ou waveforms) 3. Références (exemple : «Figure 1») pour toutes les figures (incluant tous les schémas et les diagrammes), et commentaires sur chaque figure (exemple : «Sur la figure 1, nous voyons»). 4. Commentaires sur les résultats Le programme Quartus II (student edition ou web edition) La plaque UP2 d Altera UP2 avec: - Câble Byte blaster - La puce EMP7128S - Générateur de tension 7 VDC, 250 ma Outils : bracelets anti-statiques, fils de gage 22, et outils manuels. 4. Références: i. Chapitres 1 et 2 du livre: Computer Systems Architecture, Morris Mano, 3 rd Ed. ii. Chapitre 1: Rapid Prototyping of Digital Systems: Hamblin & Furman, Kluver Academic, 2 nd Ed. iii. Tutorial pour Quartus II: 5. PréLab: Pour chacun des compteurs suivants: (a., b., et c.): Faites la table d excitation de chaque bascule qui intervient dans le compteur (la table d excitation du compteur a. est déjà donnée ci-dessous), et Ecrivez et simplifiez l expression booléenne de chaque entrée des bascules en utilisant des tables de Karnaugh. a. Compteur synchrone de 3 Bits, Modulo 6, avec bascules JK, qui suit la séquence cidessous: Page 2 de 5

3 Etat Présent Prochain état Entrées synchrones Q 1 Q 2 Q 3 Q 1 Q 2 Q 3 J 1 K 1 J 2 K 2 J 3 K x 1 x 0 x x x 0 1 x x x 0 x x 0 x 1 1 x x 1 0 x x x 0 x x 1 Table 1: La table d excitation du compteur modulo 6 avec bascules JK b. Compteur à rebours synchrone de 4 Bits avec bascules JK c. Compteur BCD de 4 Bits Manipulations dans le Lab: Pour chaque circuit ci-dessus: 1. Dessinez les schémas des circuits sur un fichier schématique (schematic file) de Quartus II et Sauvegardez le fichier (.bdf). Sauvegardez également le schéma comme image jpeg à inclure dans votre rapport. Dans le Project Navigator sélectionner le tab File, vous devez trouver votre schematic file dans l enveloppe Device Design File. Cliquer le bouton droit sur votre schematic file et choisissez Set as Top Level Entity. 2. Choisissez le Menu Assignmets, puis Device du Menu général. Dans le Menu Settings, pour l option Family, choisissez : MAX7000S. 3. Sous l option Available Devices choisissez l appareil EMP7128SLC Compilez: dans le Menu Processing, choisissez Start Compilation 5. Créez un fichier de simulation (.vwf) avec le même nom que le fichier. bdf. 6. Sélectionnez Edit >> Insert >> Insert Node or Bus du Menu générale. Cliquez sur le bouton Node Finder. Page 3 de 5

4 7. Pour l option Filter, choisissez Pins : All, puis cliquez sur le bouton List. Cliquez sur le bouton pour sélectionnez tous les signales. 8. Sélectionnez le signal d horloge (clk) puis cliquez sur Edit >> Value>> Clock. Cliquez sur le bouton OK. Vous pouvez maintenant faire une simulation et vérifier le fonctionnement de votre compteur. 9. Pour choisir une taille de grille de 20 ns : Edit >> Grid Size, puis entrer 20 ns pour l option Period. Montrez la simulation à votre instructeur et capturez la en format graphique pour votre rapport (vous pouvez tout sélectionner, copier et coller dans un fichier.doc; pour une meilleure visualisation de vos formes d ondes, vous pouvez changer la base de temps en changeant la valeur de End Time qui se trouve dans le menu Edit à 0.5 us). 1. Revenez à votre fichier.bdf et par File >> Create/ Update >> Default Symbol >> Create Symbol Files For Current File vous pouvez créer un symbole pour votre compteur synchrone. 2. Pour pouvoir piloter manuellement l horloge du compteur avec un bouton-poussoir, il est nécessaire d avoir un dispositif anti-rebonds (debouncer), qui est disponible sur le site web du cours sous le nom debounce.vhd. Copiez le fichier dans votre répertoire de travail. Sélectionnez Project >> Add/ Remove Files in Project et choisissez debounce.vhd. Cliquez sur Add et puis OK. 3. Selectionnez dans le Project Navigator le fichier debounce.vhd et par File >> Create/ Update >> Default Symbol >> Create Symbol Files For Current File vous pouvez créer un symbole pour le debouncer. 4. Utilisez l éditeur graphique (Schematic file) de Quartus II pour créer un circuit de test pour le compteur. Sauvegardez le fichier et choisissez Set as Top Level Entity. L entrée CLK du dispositif anti-rebonds est l horloge du système, qui vient de l oscillateur de la plaque ( MHz pour la UP2 d Altera) qui est connecté directement sur la pin 1 (vous n avez pas besoin de connecter de fils sur cette pin!!!). MAN correspond à l entrée d un bouton poussoir sur la plaque. PB_OUT est une sortie sans rebonds qui peut être utilisée comme horloge manuelle pour le compteur. Notez que le compteur a des sorties inversées, ce qui veut dire qu une sortie basse du compteur allumera une DEL. Page 4 de 5

5 Q4 CLK Debouncer PB_Out Counter Clock Q3 Q2 MAN Key Q1 Maintenant, vous pouvez faire une capture du diagramme logique de ce fichier.bdf, et la sauvegarder pour votre rapport de lab. 5. Sélectionnez Assignement >> Pins puis assignez des numéros de pins en vous référant au tableau ci-dessous (pour chaque signale, cliquez sur la case Location, puis choisissez le pin). Si vous voulez éteindre les DELs non utilisées, vous pouvez les désactiver en leur envoyant un niveau haut (connectez les à des pins dont vous assignerez un numéro, et que vous enverrez vers Vcc). Compilez le fichier, et chargez le dans la plaque. Table d assignation des pins : Fonction Appareil Pin MAN MAX_PB1 11 CLK GCLK1 83 Q 3 LED1 80 Q 2 LED2 81 Q 1 LED3 4 Q 0 LED Vérifiez expérimentalement la table de comptage de votre compteur synchrone en pressant le bouton MAN jusqu'à ce que vous retourniez à votre point de départ. Vérifiez que la sortie de votre compteur synchrone correspond bien au diagramme d état que vous aviez au départ. Faites une démonstration du fonctionnement de votre circuit à votre instructeur. Page 5 de 5