ÉCOLE POLYTECHNIQUE DE MONTRÉAL ELE2302 : CIRCUITS ÉLECTRONIQUES SOLUTIONNAIRE EXAMEN FINAL

Transcription

1 ELE2302 Circuits électroniques Solutionnaire examen final - Automne 2006 ÉCOLE POLYTECHNIQUE DE MONTRÉAL ELE2302 : CIRCUITS ÉLECTRONIQUES SOLUTIONNAIRE EXAMEN FINAL Notes :. Documentation : Feuilles manuscrites autorisées. 2. Calculatrice autorisée. 3. Nombre de ages : 9 (à vérifier avant de commencer à réondre aux questions). 4. Justification des réonses : les réonses non justifiées seront considérées incomlètes. 5. Justification des calculs : our les questions d alications numériques, les résultats balancés sans exlication ne seront as ris en comte. Conseils :. Lire tous les exercices avant de commencer à réondre aux questions. 2. Bien réartir votre tems en fonction du barème. 3. Pour les calculs numériques, donner toujours le calcul analytique avant de remlacer ar les valeurs numériques. ELE2302 Solutionnaire examen final A2006 /9 A. Khouas

2 (4t). Exercice XX Réondre brièvement aux questions suivantes en justifiant vos réonses :. Dessiner un montage de olarisation d un transistor biolaire NPN ar une tension base-émetteur fixe. Pourquoi cette olarisation ne convient-elle as our une roduction en série? Le oint de olarisation n est as stable, il est sensible aux variations des aramètres du transistor..2 Dessiner un montage de olarisation d un transistor NMOS avec une tension grillesource et une résistance de source. Quel est l avantage de cette olarisation? Le oint de olarisation est moins sensible aux variations des aramètres du transistor..3 Exliquer en utilisant un grahique l influence de la valeur de la résistance de collecteur sur la olarisation d un transistor NPN. Un choix adéquat de la valeur de la résistance de collecteur ermet une grande lage de variation de la tension de sortie. En général, on utilise la règle de /3 our choisir la résistance de collecteur. ELE2302 Solutionnaire examen final A2006 2/9 A. Khouas

3 (8.4 Pourquoi utilise-t-on les modèles etits signaux des transistors? Pour simlification des calculs dans le cas de etit variations autour du oint de olarisation. 2. Exercice X2X ts) On considère le montage émetteur commun de la XFigure 2-X. On suose qu on a VBCCB=5V, la tension thermique V T = 25 mv, et que le transistor NPN a β=00 et VBAB=00V. On suose aussi que toutes les caacités de coulage/découlage sont infinies (équivalentes à des courtscircuits our les fréquences considérées) et qu on néglige les caacités internes du transistor. Figure 2-2. On souhaite olariser cet amlificateur avec un courant de collecteur I C =ma et les tensions V CE =V E =V CC /3. Calculer les valeurs de toutes les résistances. On a : IC = ma I B = 0.0 ma et I E =.0mA VCC VE = VCE = = 5 V VR = 5 V et V C B = V E+ = V 3 VR 5 C RC = = = 5kΩ IC VE 5 RE = = = 4.95kΩ I E.0 VCC VB RB = = = 930kΩ I 0.0 B 2.2 Calculer les aramètres etits signaux (g m, r π,, r e, et r o ) du transistor our la olarisation de la question 2.. ELE2302 Solutionnaire examen final A2006 3/9 A. Khouas

4 IC gm = = = 40 ma/ V Vt β 00 rπ = = = 2.5kΩ gm 40 α 0.99 re = = = 25Ω gm 40 VA 00 ro = = = 00 kω I C 2.3 Dessiner le circuit etit signal équivalent de l amlificateur en remlaçant le transistor ar son modèle etit signal en π. 2.4 Dessiner le circuit etit signal équivalent de l amlificateur en remlaçant le transistor ar son modèle etit signal en Τ. 2.5 En négligeant la résistance r o, donner l exression et la valeur du gain en tension GBvB=vBoutB/vBinB. Pour l alication numérique, on rendra R L =0kΩ. Pour le calcul du gain on a le choix entre l utilisation du circuit équivalent avec le modèle en T et du circuit équivalent avec le modèle en π. ELE2302 Solutionnaire examen final A2006 4/9 A. Khouas

5 En entrée, on a : vin = rπi b + RE ( β + ) ib = ( rπ + RE ( β + )) ib En sortie, on a : vout = βib ( RC // RL ) vout β ( RC // RL ) β Gv = = ( RC // RL) vin rπ + RE ( β + ) rπ + RE ( β + ) Alication numérique : 0 5 ( RC // RL) = 3.33kΩ rπ + RE ( β + ) = (0 5) = kΩ G 0.66 V / V v 2.6 Calculer la lage de variation ermise de la tension d entrée. On suose que V ce_sat =0.3V. Il faut avoir : v 0mV et V v V be ce _ sat OUT CC rπ v = rπ i = v = 0.005v r + ( β + ) R be b in in π E v 0 mv v 2V be in v = v = V + v = 5 + G v = v OUT C C out v in in 0.3V v 5V 0.3V v 5V 7.6V v 4.7V OUT in in Il faut donc avoir : v in 2V 2.7 On suose maintenant qu on a R C =R E =2.5kΩ et R B =462kΩ, calculer les courants (I B, I C, et I E ) et les tensions de olarisation (V B, V C, et V E ). IE On a : VCC = VR + V 0.7 E BE + VR = R B EI E + + RB β + VCC IE = = = 2.02mA RB 462 RE β + 0 IE IB = = 0.02mA et IC = β IB = 2mA β + V = R I = 5.05 V; V = V R I = 0 V, V = V + 0.7V = 5.75V E E E C CC C C B E 2.8 Pour la olarisation de la question 2.7, calculer le ourcentage de variation du courant de olarisation I C si on utilise un autre transistor ayant β=75. Que eut-on conclure? ELE2302 Solutionnaire examen final A2006 5/9 A. Khouas

6 (3 VCC 0.7 On a : I E = RB RE + β Pour, on a : IE = =.66mA β IC = IE =.64mA β + % variation = 8% ==> Mauvaise olarisation our une roduction en série, car la olarisation est sensible à β. 2.9 Prooser une solution au roblème de la question 2.8. Pour diminuer la sensibilité du oint de olarisation ar raort à β, il faut avoir : R E >> R B /(β+) Il faut donc diminuer la résistance R B. Pour ouvoir diminuer R B tout en gardant le même oint de olarisation, il faut diminuer la tension VB soit ar l utilisation d une source de tension différente de V CC ou ar l utilisation de la même source V CC, mais avec un diviseur en ont. 3. Exercice X3X ts) Soit le circuit de la XFigure 3-X. On suose qu on a VBDDB=0V, et que le transistor NMOS a VBtB=2V, KBnB=μBnBCBoxBW/L=0,5mA/V2 et VBAB=00V. Figure 3-3. Calculer les valeurs des résistances R DB et RBG, our olariser le circuit avec un courant IBDB= ma. La valeur de RBG n a as d influence sur la olarisation, car le courant de grille est nul. Il faut juste choisir une valeur très grande (exemle : RBG = MΩ). ELE2302 Solutionnaire examen final A2006 6/9 A. Khouas

7 (2 et 2 2 I D On a : I D = 0.5 Kn( VGS Vt) ( VGS Vt) = = = 4 0.5Kn 0.25 VGS Vt = 2 VGS = 4V VDD RD ID = VDS = VGS = 4V VDD VGS 0 4 RD = = = 6kΩ I D 3.2 On suose qu on a R DB=kΩ, calculer le courant de olarisation IBDB les tensions V GS et V DS. 2 2 On a : I D = 0.5 Kn( VGS Vt ) = 0.25( VGS 2) et VGS = VDS = VDD RDI D = 0 ID 2 ID = 0.25(0 ID 2) 2 ID 20ID + 64 = 0 ID = 4mA V = V = 0 I = 6V GS DS D 3.3 Quel est le rôle des condensateurs de coulage/découlage dans un montage d amlification? Protéger la olarisation. 3.4 Tracer et exliquer l allure du gain du montage en fonction de la fréquence. On a un gain en milieu de bande. Pour les basses fréquence, le gain est atténué ar les caacités de coulage /découlage. Pour les hautes fréquences, le gain est atténué ar les caacités internes du transistor. 4. Exercice X4X ts) On considère la technologie CMOS our laquelle l inverseur est réalisé avec un transistor PMOS ayant (W/L)=4μm/0.25μm et un transistor NMOS ayant (W/L)BnB=μm/0.25μm. 4. Donner le schéma en transistors de la orte qui ermet de réaliser la fonction suivante : Y = A+ BCD ELE2302 Solutionnaire examen final A2006 7/9 A. Khouas

8 (3 4.2 Donner les dimensions des transistors qui ermettent d obtenir dans les ires cas les mêmes délais de roagation que l inverseur. Pour les transistors N, le ire cas corresond aux chemins QBNABQBNBB, QBNABQBNCB, etqbnabqbndb, ces transistors doivent donc être 2 fois lus gros que le transistor N de L inverseur : (W/L)BNA B= (W/L)BNBB = (W/L)BNCB = (W/L)BNDB = 2μm/0.25μm Pour les transistors P, le ire cas corresond au chemin QBPBBQBPCBQBPDB, ces transistors doivent donc être 3 fois lus gros que le transistor P de L inverseur : (W/L)BPB B= (W/L)BPC B= (W/L)BNDB = 2μm/0.25μm et (W/L)BNAB = 4μm/0.25μm 5. Exercice X5X ts) 5. Dessiner le schéma en transistors d un inverseur CMOS. 5.2 On suose qu on a un inverseur CMOS fonctionnant avec VBDDB=5V, et qu on a VBtn=- VBt=V, μbnbcbox=4μbbcbox=ma/v2 et (W/L)BnB=(W/L) =μm/0.25μm. Calculer les résistances R DSN (résistance équivalente du transistor NMOS lorsqu il conduit) et R DSP (résistance équivalente du transistor PMOS lorsqu il conduit). ELE2302 Solutionnaire examen final A2006 8/9 A. Khouas

9 R R DSN DSP = = 62.5Ω μncox( W / L) n( VGS Vtn) = = 250Ω μ C ( W / L) ( V V ) ox GS t 5.3 On suose que l inverseur de la question 5.2 est connecté à une caacité C=0F, et que l entrée de l inverseur varie instantanément de 0 à VDD et de VDD à 0. En remlaçant le transistor ar sa résistance équivalente, calculer le tems t PLH nécessaire à la sortie our asser de 0 à VDD/2 et le tems t PHL nécessaire à la sortie our asser de VDD à VDD/2. Pour le calcul de t PLH, on a un circuit RC comosé de la caacité C=0F et la résistance R DSP =250Ω, et our le calcul de t PHL, on a un circuit RC comosé de la caacité C=0F et la résistance R DSN =62.5Ω. Pour t, on a : τ = R C = 2.5ns PLH DSP PLH τ V DD τ Vout() t = VDD ( e ) et Vout( tplh ) = = VDD ( e ) 2 tplh t tplh e = 0.5 e = 0.5 tplh = ln(0.5) τ tplh = 0.69τ =.725ns Pour tplh, on a : τ n = RDSNC = 0.625ns t = 0.69τ = 43s PHL τ n τ 5.4 Quelle est la uissance dissiée ar l inverseur lorsque connecté à une caacité de 0F et fonctionnant à la fréquence de 00MHz. Puissance dissiée = f*c*vdd 2 = 25 mw 5.5 Pourquoi les tems t PLH et t PHL calculés à la question 5.3 sont-ils différents? Que faut-il faire our avoir le même tems de roagation? Pour avoir le même tems roagation, il faut avoir R DSN = R DSP, et our cela, il faut avoir (W/L)BB=4(W/L) n. t Bonne chance! ELE2302 Solutionnaire examen final A2006 9/9 A. Khouas