Fiche Technique d Amplificateur Audio

Transcription

1 INSTITUT NATIONAL DES SCIENCES APPLIQUÉES DE TOULOUSE Fiche Technique d Amplificateur Audio BE Électronique 2013 LAVERGNE Clément SAHIN Serdar 3/1/2013 1

2 Table des matières I. Cahier des charges Rappel sur les spécifications et la situation Reformulation des spécifications... 5 II. Performances et caractéristiques Caractéristiques électriques Courbes liées aux caractéristiques Modèle petits signaux... 9 III. Le schéma électronique complet IV. Le détail de chaque fonction Validation de l étage Push-Pull i. Point de fonctionnement ii. Conformité des composants iii. Régime dynamique Les sources de courant i. Point de fonctionnement ii. Impédances de sortie Point de fonctionnement global L étage d amplification i. Point de Fonctionnement ii. Régime dynamique L étage d adaptation d impédance i. Point de Fonctionnement ii. Régime dynamique L étage différentiel i. Point de Fonctionnement ii. Régime dynamique différentiel iii. Régime dynamique mode commun L amplificateur en boucle ouverte i. Gain en boucle ouverte ii. Puissance consommée au repos iii. Choix des composants La stabilité de l amplificateur

3 9. L amplificateur en boucle fermée i. La rétroaction négative ii. Le filtre passe haut

4 I. Cahier des charges 1. Rappel sur les spécifications et la situation Notre équipe est chargée de finaliser la conception et la réalisation d un amplificateur de puissance 25W pour une utilisation dédiée à l audio. On dispose des spécifications suivantes : Puissance moyenne maximale (régime sinusoïdal) : 25W/ 8Ω. Puissance maximale crête : 50W / 8Ω. Structure amplificateur à contre réaction. Amplification chaine directe supérieure à 300 ( ~50dB) Alimentation +/ 24V. Bande passante 10Hz 25kHz. Réalisation à transistors bipolaires. Tous les étages sont à couplage direct. On dispose du schéma fonctionnel suivant : Cette mission a été démarrée l année dernière par une équipe qui a conçu et réalisé l étage de puissance. On dispose seulement du schéma électronique de cet étage : il nous manque donc tous les documents de conception qui contiennent les justifications et les explications nécessaires à sa compréhension. Notre équipe a donc eu pour objectif de caractériser et de valider l étage de puissance qui nous a été fourni afin de pouvoir concevoir, simuler, réaliser et caractériser l amplificateur complet sur plaque d essais. 4

5 2. Reformulation des spécifications Nous avons commencé à traduire l ensemble des spécifications sous une forme plus adaptée pour la conception de cet amplificateur. On peut conclure les points suivants : 2 En utilisant l expression de la puissance dissipée par effet joule P = U eff I eff = RI eff dans l haut parleur (8Ω), nous avons conclu que dans le régime sinusoïdal on doit avoir u(t) = 20 sin(ωt + φ) et i(t) = 2.5 sin(ωt + φ) aux bornes du haut-parleur. Donc : û = 20V, U 0 = 0V, î = 2. 5A, I 0 = 0A Etant attaqué par un signal audio V s de V s = V, nous devons avoir un gain de eff 20 sur une bande passante de 25kHz. Le produit Gain-bande de notre amplificateur doit être au minimum à 500kHz ( GBWP = Hz). Avec un Slew-rate supérieur à V. μs 1 (SR 2πv out BW). La structure en contre-réaction fera apparaitre une erreur de gain de 1/(1 + A). Où A est le gain en boucle ouverte de notre amplificateur. On veut A > 300 pour avoir une erreur peu importante, mais on devrait augmenter A autant que possible. On doit également s assurer de la stabilité de l amplificateur en boucle ouverte pour pouvoir par la suite réaliser une contre-réaction : il nous faut donc une marge de phase suffisante. Pour obtenir un offset nul en sortie, il est nécessaire de faire très attention aux points de fonctionnements du système. Cependant, les potentiomètres et la contre-réaction participeront à le réduire. Enfin, nous avons décidé de travailler avec des petits courants afin d augmenter le rendement en diminuant la puissance consommée pendant le repos. 5

6 II. Performances et caractéristiques 1. Caractéristiques électriques STATIQUE Calcul Simulation Mesure Unité Symbole Paramètre V + V Offset d entrée V V_Out Offset de sortie 0 13, V v out Excursion de 22,37 22,2 22 V sortie + 21,89 +21,9 +22 P c Puissance consommée W Plage de réglage 286mV ± 150mV mv d offset de sortie +169mV précision : qqs mv TRANSFERT Calcul Simulation Mesure Unité Symbole Paramètre A v0 Gain en boucle V/V ouverte 72,5 71,8 73,3 db TRMC TRMC , , ,5 V/V db Z ind différentielle 5,82 5,38 kω Z in mc mode commun 6,77M 6M MΩ η P Rendement puissance G BF Gain en boucle fermée 19,33 19,33 19,72 V/V db BW Bande Passante 16,4 à 45k 9,4 à 59,5k 12,1 à 67,9k Hz Transitoire Calcul Simulation Mesure Unité Symbole Paramètre SR Slew-rate 3,9 3,26 3,9 V/μs t r Temps de 7,7 4,7 5,8 μs montée D p Dépassement 1,4% 6,77% 2,54% - Fréquentiel Calcul Simulation Mesure Unité Produit gain-bande khz Marge de phase 74 36,7 76 Bruit équivalent en entrée 5,2 μv. Hz 1 Taux de distorsion harmonique totale 2 Qualitativement moins d harmoniques qu en simulation. 1 La valeur qu on a mesuré est 8,9MHz et est fausse due aux modèles de transistors BD qui faussent l impédance d entrée du Push-Pull et qui augmentent le gain de l émetteur commun d un facteur Calculé uniquement avec les harmoniques d amplitude > 1mV et donc la fréquence est < 100kHz. 6

7 2. Courbes liées aux caractéristiques (Diagramme de Bode dessiné avec mesures prises en boucle fermé avec R p1,2 = 10kΩ et R f1,2 = 180kΩ) Réponse Indicielle (Réponse indicielle simulé en boucle fermé avec R p1,2 = 18kΩ et R f1,2 = 330kΩ) 7

8 Amplification en Boucle Fermée Amplification au niveau de l émetteur commun 8

9 3. Modèle petits signaux À partir de relevé fréquentiel que nous avons effectué, nous avons identifié la fonction de transfert de l amplificateur. Voici, la forme théorique de ces fonctions de transfert et nos mesures associées: Fonction de transfert en boucle ouverte : Mesures: G 0 = 4649 V/V G(s) = G s/ω z (1 + s/ω p1 )(1 + s/ω p2 ) Fonction de transfert en boucle fermée : H(s) = H 0 (1 + s/ω z )ω n 2 s 2 + 2ζω n + ω n 2 et H = G 1 + G/K Mesures : H 0 = , D% = 2. 54%, t r = 5. 8μs. Fréquence de coupure vaut 67. 9kHz. Avec ces mesures et le diagramme de Bode en boucle fermée on a pu identifier les valeurs de ω z, ω p1 et de ω p2. Et on a : ω z = rad. s 1, ω p1 = rad. s 1, ω p2 = rad. s 1 Avec ces valeurs identifiées on peut utiliser Matlab pour retrouver certains paramètres que nous avons mesurés et en conclure sur la validité de notre modèle : En boucle ouvert : GBWP 1, 21 MHz Φ m = 89 En boucle fermée : t r = 5, 7μs D = 2, 8% Ces valeurs sont suffisamment proches des valeurs mesurés. 9

10 III. Le schéma électronique complet Vee Vee 10

11 IV. Le détail de chaque fonction Les calculs sont réalisés en prenant 20 C comme température ambiante. Voici les caractéristiques des transistors utilisés dans nos calculs : Transistor V CEMAX I CMax P Max β U a (pour r ce ) I S (pour V BE (I C )) 2N2222 (NPN) 40V 800mA 500mW V 53fA 2N2907 (PNP) 40V 600mA 400mW V 22fA BD139 (NPN) 80V 1,5A 1,25W 50 75V 59fA BD140 (PNP) 60V 1,5A 1,25W 50 75V 59fA TIP31A (NPN) 60V 3A 40W 100@100mA - 5pA 50@2A TIP32A (PNP) 60V 3A 40W 100@100mA 50@2A - 5pA 1. Validation de l étage Push-Pull Nous allons caractériser puis valider le montage Push-Pull réalisé par l équipe précédente. Un schéma simplifié pour le régime statique est donné ci-dessous : Vee 11

12 i. Point de fonctionnement Afin d éliminer au maximum les distorsions de croisement, l amplificateur doit être de classe AB. Pour cela, il faut que les paires Darlington-composites soient quasi-passantes, d où polarisées avec un courant de l ordre de 100mA 3. D autre part, comme on veut un offset nul en sortie et sachant que V out = (I pp1 I pp2 )[R L R 15 ], on a alors : I PP = I pp1 = I pp2 = 100mA. Dans ce cas de figure, I pp1 = I B12 (1 + β 12 (1 + β 13 )) et I pp2 = I B14 (1 + β 14 (1 + β 15 )), puis si β 13,15 = 100 et β 12,14 = 50 alors on trouve : I B12,14 20μA. Pour que les deux courants de base soient égaux 4, il faut que les sources de courants soient de même valeur et bien supérieures à I B12,14. Pour choisir ce courant, il faut prendre en compte la valeur du courant de polarisation du multiplieur de V BE ainsi que le courant maximal de base qui sera absorbé pendant que les paires Darlingtoncomposites conduiront. Pour résumer : On a vu que le courant maximal à fournir en sortie est de 2, 5A. Avec ce type de fonctionnement on a β 13,15 = β 12,14 = 50. D où I B12,14 1mA et I 1,2 > 1mA. La valeur de la tension que le multiplieur de V BE doit compenser au repos est de : V M = V BE12 + V BE14 + I PP (R 13 + R 14 ) = 2 (U T ln I Bβ + I I PP R 13,14 ) 1, 22 V S Le multiplieur de V BE a pour caractéristiques : V M = V CE11 = (1 + R 11 ) V R BE11 + R 11 I B11 = ( x ) U T ln I B 11 β + xi B11 Avec x [1, 999] On souhaite avoir un I B11 petit pour réduire l effet du terme R 11 I B11. On choisit I B11 = 20μA. Alors en fixant x à 858Ω, on satisfait la condition et on garde une marge d au moins ±250mV pour corriger les différences qu on aura au niveau des V BE. Ce choix nous impose alors : I M = (U T ln I B 11 β I S11 ) x + (β + 2)I B 11 = 2, 75mA. En prenant en compte ces deux points, on peut choisir I 1 = I 2 2, 75mA. D ailleurs la source de courant sera ajustable (d environ 2mA à 3.5mA) pour une raison que l on traitera dans la section dédiée à l étage émetteur-commun. Cela nous permettra d avoir plus de marge pour compenser l offset due aux inévitables dissymétries des composants. I S11 3 Cette valeur sera très différente en simulation ou en réalité 4 En réalité, due aux différences de β entre la paire NPN et PNP, ces courants ne doivent pas être égaux mais légèrement différents pour donner le même courant I PP. Ce problème est facilement éliminé avec une source de courant réglable. 12

13 ii. Conformité des composants Dans ce paragraphe, on vérifiera que les composants fonctionnent sous les restrictions spécifiées dans leurs documentations. On fera uniquement l étude pour Q12 et Q13 car en ce qui concerne Q14 et Q15 : les résultats seront identiques mais de polarisation opposée. Q13 (Q15 par symétrie) : Au repos, on a V E13 = V cc = 24V, V C13 = R 13 I PP = 0.022V donc V EC 24V et 13 I C13 = 100mA. En régime dynamique, v out (t) = v out sin ωt et i out (t) = Pour une alternance positive on obtient alors : v EC13 +(t) (V cc v out (t)) et i C13 +(t) = i out (t) v out R 15 R L sin ωt. Donc V = 24 et I EC13MAX + CE 13MAX = 2, 5A. + La puissance instantanée v out v out 2 p 13 +(t) = v EC13 +(t). i out (t) = V CC sin ωt sin 2 ωt R 15 R L R 15 R L Elle est maximale pour : sin ωt = V cc 2v out. De ce fait, P 13MAX + = V cc 2 = 18, 31W. 4 R 15 R L Pour une alternance négative on a alors : v EC13 (t) (V cc v out (t)) et i C13 (t) = I PP Donc U EC13MAX = 48V et I CE 13MAX = 100mA. Il est clair que la puissance sera toujours inférieure à la valeur maximale calculée lors d une alternance positive. D où : V EC13MAX = 48V ; I C13MAX = 2, 5 A ; P 13MAX = 18, 31W Le choix des TIP31/32 A est donc justifié pour ces transistors. Q12 (Q14 par symétrie) : Au repos, on a : V C12 = V cc V BE13 = 23, 42V et V E12 = R 13 I PP = V. Donc V CE 13 23,4V et I C 12 = 1mA. En dynamique, v CE12 = v EC 13 v EB 13 et i C12 = i B13. La tension v EB13 oscille entre 0,6V(I C = 100mA) et 1,1V (I C = 2,5A). Donc V CE12MAX V EC13MAX V EB13MIN = 47, 4V et I C12 MAX = 100mA. La puissance instantanée s écrit : p 12 = (v EC 13 v EB 13 ) i C 13 et donc P β 12MAX < P 13 MAX = 366mW. 13 β 13 D où : V CE12MAX 47, 4V ; I = 50mA; P C12 MAX 12 MAX < 366mW Ainsi, le choix des BD140/139 est justifié. 13

14 iii. Régime dynamique Fonction de Transfert : Pour analyser ce montage, on ne peut pas vraiment dessiner un modèle dynamique car on travaille avec des forts signaux. Pour caractériser son comportement, on peut le voir comme un super-transistor qui correspond à la réunion de nos paires de Darlington-composites (β = 2550) fonctionnant en classe A. D autre part, le multiplieur de V BE est court-circuité en régime dynamique, donc on obtient le schéma ci-contre. La tension v be varie avec le temps mais sachant qu on travaille avec des courants de fortes valeurs : il est possible de la négliger. En étudiant le schéma, on trouve : v pp = v be + v e v e et v e = i b(β + 1)(R 1 + R 2 R L ) puis v out = R 2 R L R 2 R L +R v e 1 Ainsi : A v = R 2 R L et A R 2 R L +R i = R 2 (β + 1). 1 R 2 +R L En faisant l application numérique on trouve : A v = 0, 97V/V et A i = 2508A/A. Impédance d entrée : Pour déterminer l impédance d entrée perçue de cette étage on peut continuer de travailler sur le schéma précèdent. On peut encore négliger les variations de v be et écrire v pp v e ainsi l impédance d entrée s écrit Z ipp = v e i b = (β + 1)(R 1 + R 2 R L ). L application numérique donne Z ipp = 20, 6kΩ. Impédance de sortie : Pour déterminer l impédance de sortie on revient sur le schéma réel, puis on place les bases des paires composites à la masse dynamique : cela pousse alors les transistors à être remplacés par des résistances de très faibles valeurs (g m 1 ). En négligeant ceux-ci, on obtient Z opp = [R 13 R 14 R 15 ]. D où Z opp = 0. 11Ω. PUSH-PULL 5 Calcul Simulation Mesure Unité Symbole Paramètre V sat+ Limite d excursion 21,63 21,9 22 V maximale V sat Limite d excursion 22,4 22,2 22 V minimale A vpp Gain avec charge 0,97 0, V/V A vpp 0 Gain à vide 1 0,998 V/V Z ipp Impédance d entrée [20, 25] 7 kω Z opp Impédance de sortie 0,11 0,112 Ω 5 On ne cherche pas à comparer les valeurs de la polarisation statique (I pp, etc..) car elles sont très sensibles aux valeurs de I S, β : elles ne sont donc pas très prévisibles par calcul. 6 Les valeurs de β des transistors BD ne sont pas correctes dans la simulation et crée cet écart. Pour limiter ses conséquences, on remplace le push-pull par une résistance de 20kΩ dans certaines simulations. 7 Estimé à partir du gain de l étage émetteur-commun. 14

15 2. Les sources de courant 330 Vee i. Point de fonctionnement En appliquant les lois de Kirchhoff, on trouve : β + 1 V cc V ee = R 2 β I C 2 + U T ln I C 2 + R I 0 (I C2 + I B1 + I B2 + I B3 ) S R 2 β + 1 β I C 2 + U T ln I C 2 I S = R 1 β + 1 β I C 1 + U T ln I C 1 I S = R 3 β + 1 β I C 3 + U T ln I C 3 I S Nous avons résolu ces équations numériquement en faisant des itérations jusqu à obtenir une convergence. R 1 = 330Ω Estimation : IC1=3.000mA, IC2=2.500mA, IC3=1.700mA ITERATION 1: IC1=3.535mA, IC2=2.494mA, IC3=1.741mA ITERATION 2: IC1=2.526mA, IC2=2.488mA, IC3=1.737mA ITERATION 3: IC1=3.518mA, IC2=2.488mA, IC3=1.733mA ITERATION 4: IC1=3.518mA, IC2=2.488mA, IC3=1.733mA R 1 = 530Ω Estimation : IC1=2.000mA, IC2=2.500mA, IC3=1.700mA ITERATION 1: IC1=2.222mA, IC2=2.503mA, IC3=1.741mA ITERATION 2: IC1=2.225mA, IC2=2.501mA, IC3=1.743mA ITERATION 3: IC1=2.223mA, IC2=2.501mA, IC3=1.742mA ITERATION 4: IC1=2.223mA, IC2=2.501mA, IC3=1.742mA On obtient donc : I C3 = 1, 735mA, I C2 = 2, 495mA et I C1 [2, 22mA ; 3, 52mA]. Le choix du courant I C3 a été fait de manière à avoir moins de 1mA par transistor dans l étage différentiel. Cela permet d éviter les emballements thermiques tout en le maintenant suffisamment haut pour rester dans la zone linéaire et obtenir ainsi un Slew-rate suffisant. Le choix de rendre I C1 variable et avec de telles limites sera vu dans la section sur l émetteur-commun. Pour nos calculs, on règlera R 1 à 50,3Ω, ce qui nous donne à peu près I C1 = 3, 07mA. On peut aussi calculer les potentiels suivants : V E1 = 21, 89V, V E2 = 22, 82, V C2 = 4, 58V, V E3 = 22, 81 15

16 ii. Impédances de sortie On va calculer la résistance dynamique que l on voit à la sortie 1 et en déduire celle vue en 1 par symétrie. Pour cela on court-circuite la sortie 3 et on attaque en 1 avec une source de test v t. Le schéma dynamique petits signaux obtenu nous permet d écrire les relations suivantes : i t + βi b1 i r ce 1 = 0 ; i e 1 + i b 1 + βi b1 = i r ce 1 v t = r ce1 i r ce 1 + i e 1 R 1 = r ce1 i r ce 1 + R 1(i rce 1 (β + 1)i b 1 ) En manipulant ces relations on peut écrire : v t = (i t + βi b 1 )(r ce1 + R 1 ) R 1 (β + 1)i b 1 A présent, nous allons calculer les impédances dynamiques vues depuis la base du transistor 1 au niveau des transistors 2 et 3. En utilisant le schéma, on en déduit : Z 2 = [[r be2 gm 2 1 r ce2 ] + R 2 ] R 0 et Z 3 = r be3 + (β + 1)[R 3 r ce3 ] Ces impédances nous permettent d exprimer le potentiel à l émetteur du transistor 1 et d en déduire une relation entre le courant de test et le courant de base : R 1 v e = (r be1 +Z 2 Z 3 )i b 1 = R 1 (i t i b 1 ) et i b 1 = i t R1 + r be1 +Z 2 Z 3 D où, en utilisant les relations précédemment obtenu on peut écrire : v t = i t(r ce1 + R 1 ) + (βr ce 1 R 1)i b 1 = i t [(r ce1 + R 1 ) + (βr ce 1 R 1) ] R1 + r be1 +Z 2 Z 3 Z s1 = [(r ce1 + R 1 ) + (βr ce 1 R 1) ] R1 + r be1 +Z 2 Z 3 Application numérique : R 1 = 380, 3Ω; I C1 = 3, 07mA; r ce1 = U a I C1 = 24, 4kΩ; r be1 = U T I B1 = 817Ω; g m2 = On en déduit : Z 2 = 467,4Ω ; Z 3 = 69320Ω et donne Z o1 = 583, 9kΩ. Par symétrie, on a Z s3 = [(r ce3 + R 3 ) + (βr ce 3 R 3) R 3 ] R3+r be3 +Z 1 Z 2 Application numérique: r ce3 = U a = 43,6kΩ, r I be1 = U T = 1,45kΩ, g C I m2 = β = 0,1 Ω 1. 3 B r 3 be 2 On en déduit : Z 2 = 467, 4Ω ; Z 1 = 38, 8kΩ. Ce qui donne : Z o3 = 1. 06MΩ. R 1 R 1 β r be 2 = 0, 1 Ω 1. SOURCES DE COURANT Calcul Simulation Mesure Unité Symbole Paramètre I C1 Le courant fourni à la paire ,66 3,36 ma différentielle I C2 Le courant de référence ,563 2,56 ma I C3 Le courant de polarisation de l EC 1,735 1,77 1,82 ma Z o1 Impédance d entrée ,8 kω Z o3 Impédance de sortie 1,06 1,166 MΩ 16

17 3. Point de fonctionnement global Pour calculer certaines valeurs des différents étages en régime statique, il faut prendre en compte les étages précédents et suivants. Du coup pour faire moins d erreurs dans nos calculs, on a établi les équations d interactions entre divers étage et on résolu ces équations numériquement par itération jusqu à obtenir une convergence. Le seul paramètre qui ne dépend pas d un autre étage est le courant de polarisation de l étage différentiel : I 0D = I C3 = 1, 735mA. Du coup on a I C4,5 = β β+1 I 0D 2 = 859µA et : R CD (I C4 I B7 ) = V BE (I C7 ) + (I E7 I B10 )R 7 (I E7 I B10 )R 7 = V BE (I C10 ) + I E10 R 10 On résout ce système numériquement par itération : I CEC = 3. 07mA, I CCC = 201µA. Les autres points de fonctionnement seront déterminés dans les paragraphes correspondants aux étages sachant qu ils ne sont pas dépendants directement des autres étages qui les entourent. 4. L étage d amplification Estimation : IC_EC=2.75mA ITERATION 1: IC_CC = 198.4µA, IC_EC=2.990mA ITERATION 2: IC_CC = 200.4µA, IC_EC=3.055mA ITERATION 3: IC_CC = 200.9µA, IC_EC=3.071mA ITERATION 4: IC_CC = 201.0µA, IC_EC=3.074mA ITERATION 5: IC_CC = 201.0µA, IC_EC=3.074mA Notre étage d amplification est un montage émetteur-commun à charge active. L analyse de celui-ci diffère beaucoup de ceux des étages émetteur-communs habituels. La source de courant dispose d une très haute résistance dynamique qui nous permet d avoir un gain beaucoup plus important qu avec de simples. Cependant, elle rend le point de fonctionnement très sensitif vis-à-vis des autres paramètres. Vee Vee 17

18 i. Point de Fonctionnement En complément du rôle d amplification, notre émetteur-commun joue le rôle de la deuxième source de courant de polarisation de l étage push-pull. Pour satisfaire la condition d avoir un offset nul en sortie, il faut que notre montage émetteur commun soit polarisé avec le même courant que celui de la source du courant. En remplaçant le push-pull par son impédance d entrée, on reste dans la même situation que ce soit du point de vue du point de fonctionnement ou du régime dynamique. De ce fait, pour simplifier l étude on travaillera à partir du deuxième schéma. Premièrement on trouve V C1,10 = R L (I C1 I C10 ). Le courant I C1 étant fixe, il nous faut I C10 = I C1 si on veut V C1,10 = 0V. Donc on retrouve bien la même condition nécessaire. Suivant notre étude de polarisation globale on a I C10 = I C1 = 3, 07mA. Calculons quelques potentiels importants : V E10 = R 10 I E10 + V ee = R 10 β + 1 β I C 10 + V ee et V B10 = V E10 + V BE (I C10 ) En faisant l application numérique, on trouve : V E10 = 23, 63V et V B10 = 23, 01V. Le choix de R EEC = 120Ω est surtout liée au gain mais également aux saturations basses et hautes de cet étage. En effet sur cet étage, lorsque les transistors seront correctement polarisés il n y aura pas de blocage car la source de courant est une autre BJT et va donc saturer avant que le transistor 10 puisse se bloquer (voir la courbe ci-dessous). Calculons les saturations de chaque transistor en prenant V CESAT = 0, 6V Q1 sature quand V CE1 < V CESAT V C1,10 < V E1 + V CESAT = 22, 49 V Q10 sature quand V CE10 < V CESAT V C1,10 < V E10 + V CESAT = 23, 03V La courbe suivante illustre les différentes caractéristiques du point du fonctionnement de cet étage : 18

19 ii. Régime dynamique On dessine le schéma équivalent dynamique aux basses fréquences, où on remplace le push-pull et la source de courant par leurs impédances d entrée dynamiques. Impédance d entrée : On exprime la tension d entrée et le courant d entrée en fonction de i b 10 : r ce10 v in = i b 10 (r be10 + R 10 (1 + β )) et r ce10 +R 10 +[Z o1 Z PP ] i in = i b 10. Donc : Z iec = v in = r be + (β i b 10 r ce + R 10 + [Z o1 Z PP ] + 1) R 10 = 10kΩ Application numérique: I C10 = 3, 07mA, Z o1 = 583, 9kΩ, r ce10 = 32, 6kΩ, r be10 = 977Ω Et Z iec = 10kΩ r ce Impédance de sortie : On déconnecte la résistance dynamique Z o1 puis on connecte l entrée à la masse et on attaque avec une source de test en sortie v t. On a Z oec = Z o1 v t i t et : v be10 = v e10 = [r be10 R 10 ]i t, R 10 i b 10 = i t, v t = v e10 + r r be10 + R ce10 (i t βi b 10 ) 10 R 10 Donc v t = [r be10 R 10 ]i t + r ce10 (1 + β ) r be10 +R i t = Z o i t 10 Application numérique: I C10 = 3, 07mA, Z o1 = 583, 9kΩ, r ce10 = 32, 6kΩ, r be10 = 977Ω. D où on trouve Z o = 460kΩ, ainsi Z oec = 257kΩ. Fonction de transfert : Pour pouvoir dessiner un modèle équivaut de cet étage, il faut calculer le gain à vide de ce dernier, mais en pratique il est difficile de le mesurer (risque de modification du point de fonctionnement) : il nous faut alors le gain avec charge. Gain en charge : On exprime précisément la tension d entrée et la tension de sortie en fonction de i b10 (on néglige la composante de i b qui va à travers r ce10 ) : r ce10 v in = i b 10 (r be10 + R 10 (1 + β )) = (r be+r 10 )(R 10 +[Z s1 Z PP ])+βr 10 [r ce10 (R 10 +[Z s1 Z PP ])] i b r ce10 +R 10 +[Z s1 Z PP ] R 10 +[Z s1 Z PP ] 10 v out = [Z o1 Z PP ]βi b10 r ce10 r ce10 + R 10 + [Z o1 Z PP ] = [Z o 1 Z PP ]β[r ce 10 (R 10 + [Z O1 Z PP])] R 10 + [Z O1 Z PP ] i b10 Ainsi le gain en charge de cet étage s exprime : A vec = v out [Z o1 Z PP ] = v in R 10 + γ(r be + R 10 ) (R 10 + [Z o1 Z PP]) avec γ = β[r ce10 (R 10 + [Z o1 Z PP ])] 19

20 Application numérique : I C10 = 3, 07mA, r ce10 = 32, 6kΩ, r be10 = 977Ω, Z o1 = 583, 9kΩ. On trouve : A vec = 147, 7 (43, 38 db). Gain à vide: Pour obtenir ce gain-là, on fait tendre Z PP vers l infini et on a: Z o1 A vec0 = R 10 + γ(r be + R 10 ) avec γ = (R 10 + Z o1 ) β[r ce10 (R 10 + Z o1 )] Application numérique: A vec0 = 1992 (65, 99dB). En utilisant ce gain et l impédance de sortie on trouve une amplification de 147,7. EMETTEUR COMMUN Calcul Simulation Mesure Unité Symbole Paramètre V E10 Potentiel d émetteur 23,63 23,68 23,6 V I C10 Courant de collecteur 3,07 2, ,39 ma I C1 Courant de la source 3,07 2,66 3,36 ma V satec + V satec Limite d excursion haute 22,49 22,5 22,4 V Limite d excursion basse ,2 22,4 V A vec Gain en charge (20.6kΩ) 147,7 142,7 154,3 V/V A vec 0 Gain à vide V/V Impédance d entrée 10 14,8 kω Z iec Z oec Impédance de sortie 257,2 300,3 kω 5. L étage d adaptation d impédance i. Point de Fonctionnement Avec l analyse globale, on a obtenu I C7 = 201µA, cela nous permet de déterminer les potentiels statiques : V E7 = V ee + R 7 (I E7 I B10 ), V B7 = V E7 + V BE(IC7 ) Application numérique : V E7 = 23, 01V ( = V B10 ) et V B7 = 22, 46V. Pour finir l analyse en régime statique, calculons les limites de saturation et de blocage. Le transistor va saturer quand V CE < V CEsat = 0, 6V. Or V CE7 = V C7 V E7 = 23, 01V. Donc on sature quand la sortie vaut 22,5V. Le blocage devient un problème quand le courant du collecteur devient très petit, le courant s exprime i c7 = βi e 7 = β β+1 β+1 (V E 7 V ee + v e 7 ). R 7 R 7 Z i ec Donc on bloque quand V = (I E7 cutoff E 7 I B10 )R 7 Z iec Application numérique : I E7 = 202, 7µA, I B10 = 25, 6µA, R 7 Z iec = 3333Ω Et donne : V E7 = 0. 59V. cutoff 8 Les différences sur le courant de polarisation d EC viennent probablement de la différence du courant de saturation reversée du collecteur (I S ) que l on a utilisé dans le calcul avec celle du simulateur. 20

21 Du coup, l excursion maximale de sortie pour un signal d entrée symétrique est de ±0. 59V. Est-ce que cela est suffisant? L émetteur commun a une excursion maximale de sortie symétrique de ±22. 5V. Alors, tant que l amplification en tension est supérieure à 40 V/V pour l émetteur commun (ce qui est bien le cas), cela ne nous pose pas de problème. ii. Régime dynamique Impédance d entrée : On procède au calcul en exprimant la tension d entrée en fonction du courant de base: v in7 = i b 7 r be7 + v e7. L émetteur reçoit la totalité du courant de base mais le courant βi b est divisé en deux composants nous donnant ainsi : Z icc = r be + (β + 1)[R ECC Z iec r ce7 ] Application numérique : I C7 = 201µA, r be7 = 14, 9kΩ, r ce7 = 497, 5kΩ, Z iec = 10kΩ Et donne Z icc = 446, 2kΩ. Impédance de sortie : On déconnecte l étage émetteur commun ainsi que la résistance d émetteur R 7 et la résistance dynamique r ce7. On met l entrée en masse dynamique (on n oublie pas la présence de la résistance de source R s ) puis on place une source de tension de test v t en sortie et on exprime v t en fonction du courant i t. v On a i t = (β + 1)i b et t = r be7 +Rs i b et donc v t = r be 7 +R s. i t β+1 Cela nous donne Z occ = r ce7 R 7 ( r be 7 +R s β+1 ). Application numérique : I C7 = 201µA, r be7 = 14, 9kΩ, r ce7 = 497, 5kΩ, R s = Z od = 1, 77kΩ Et donne Z occ = 134, 6Ω. Fonction de Transfert : Gain en charge : On a v in = r be i b7 + (β + 1)[R E CC Z iec r ce7 ]i b7. D autre part : v out = (β + 1)[R ECC Z iec r ce7 ]. Ainsi l amplification (gain en charge) de cet étage s exprime : A vcc = v out v in [R ECC Z iec r ce7 ](β + 1) = = ( 0. 30dB) r π + (1 + β)[r ECC Z iec r ce7 ] Application numérique : I C7 = 201µA, r be7 = 14, 9kΩ, r ce7 = 497, 5kΩ, R s = Z od = 1, 77kΩ nous donnent A vcc = 0, 967 ( 0, 30dB) 21

22 Gain à vide: Pour obtenir ce gain-là, on fait tendre Z iec vers l infini et on obtient : [R ECC r ce7 ](β + 1) A vcc0 = r π + (1 + β)[r ECC r ce7 ] Application numérique: A vcc0 = 0, 978 ( 0, 19dB). SUIVEUR D EMETTEUR Calcul Simulation Mesure Unité Symbole Paramètre V B7 Potentiel de la base 22,46 22,42V 22,35 V E7 Potentiel d émetteur 23,01 23,02V 23,03V V I C7 Courant de collecteur ,4 200μA μa I R7 Courant à travers R7 177,1 175,7 174µA * μa V satcc + V satcc A vcc A vcc 0 Z icc *On mesure 189µA pour le collecteur commun avec Q6 6. L étage différentiel i. Point de Fonctionnement Le point de fonctionnement de cet étage est uniquement imposé par sa source de courant associée. On suppose que les deux transistors ont les mêmes caractéristiques et que le courant est reparti de la même façon. On a I 0D = I C3 = 1, 735mA. Du coup on a I C4,5 = Limite d excursion haute 22,5 22,9 V Limite d excursion 0,59 0,91 V basse Gain en 0,967 0,951 0,976 V/V charge (10kΩ) Gain à vide 0,978 0,975 V/V Impédance d entrée 446,2 537 kω Z occ Impédance de sortie 134,6 144,3 Ω β β+1 I 0D 2 = 859µA. Ainsi on peut déterminer : V B4,5 = R P I B4,5 et V E4,5 = V B4,5 + V BE (I C4,5 ) Application numérique : V B4,5 = 154, 6mV et V E4,5 = 764, 3mV Pour symétriser davantage la paire différentielle, chaque branche est connectée à un étage collecteur commun (mais seulement celle de la vraie sortie est connectée à l étage de l émetteur-commun). On a déjà étudié ce dernier et on a déterminé I C7 = 201μA, ce qui donne I B7 = 1, 675μA. On peut aussi déterminer le courant de polarisation de l autre collecteur commun : R CD (I C5 I B6 ) = V BE (I C6 ) + I E6 R 6. Cette équation a pour solution I C6 = μA. 22

23 Cela nous permet donc d écrire V C4 = V ee + (I C4,5 I B6 )R 4 et V C5 = V ee + (I C4,5 I B7 )R 4. Application numérique : V C4 = 22, 457V et V C5 = 22, 456V et donc V C4, V. Dans ce montage l excursion de la sortie est limitée par le blocage, en effet V EC5 = V donc la saturation limite l excursion haute à V EC5 + V ECsat = 22. 6V : ce qui ne nous posera aucun problème. Le blocage quant à lui, devient un problème quand la sortie atteint (V C5 V ee ) = 1. 54V. Mais par antisymétrie, le transistor Q4 bloquera lorsque la sortie vaudra (V C4 V ee ) = 1. 54V. Donc l excursion maximale symétrique en sortie est de ± 1. 54V. Celle-ci étant plus large que celle du suiveur d émetteur, elle nous convient. ii. Régime dynamique différentiel On peut enlever l impédance dynamique Z s3 sachant qu aucun courant n entre dedans. En effet, on a : v e7 = Z s3 (i b 1 + i b 2 ). Or i b 1 = i b 2 par anti-symétrie, v e7 = 0V en régime dynamique différentiel. Cela nous permet de la court-circuiter. On se retrouve alors avec une configuration émetteur-commun pour le transistor Q5 (la sortie qui nous intéresse). En configuration différentielle, on attaque avec un signal purement différentiel v d = v + v tel que v + = v b5 = v d/2 et v = v b4 = v d/2. Impédance d entrée : On réécrit la formule de l impédance d entrée commun : Z iec = v in = r be + (β + 1) R i b r ce +R E +Z E. L Or pour nous, R E = 0 et v in = v d/2. Donc Z id = 2r be = 2U T. I B5 Application numérique : I B,5 = 8, 59μA, r be5 = 2, 91kΩ ainsi Z id = 5, 82kΩ r ce Impédance de sortie : N ayant pas une résistance d émetteur en régime dynamique, l impédance de sortie de cet étage est direct : Z od = r ce5 R C 5. Application numérique : I C,5 = 859μA, r ce5 = 116kΩ, R c5 = 1, 8kΩ nous donnent Z od = 1, 77kΩ 23

24 Fonction de transfert : Gain en charge : On a v b5 = r be5 i b 5 et v out = βi b 5 [r ce5 R C5 Z icc ]. Ainsi le gain en charge de cet étage s exprime : A vd = v out v d v out Z icc = 1 = 1 2 v b5 2 Z od + Z icc βz od r be5 Application numérique : I C5 = 859µA, r be5 = 2, 91kΩ, r ce5 = 116kΩ, Z icc = 446, 2kΩ Et donne : A vd = 30, 3 (29, 64dB) Gain à vide: Pour obtenir ce gain-là, on fait tendre Z icc vers l infini et on a: A vcc0 = 1 2 βz od r be5 = I C 5 Z od 2U t Application numérique : I C5 = 859µA, r be5 = 2, 91kΩ, r ce5 = 116kΩ Et donne : A vd0 = 30, 5 (29, 67dB) iii. Régime dynamique mode commun En configuration mode commun, on attaque avec le même signal sur chaque borne : v + = v = v mc. Du coup, on ne peut pas enlever la résistance d émetteur, mais en utilisant la symétrie totale, on peut séparer le schéma en deux montages émetteur-commun où la résistance d émetteur vaut 2Z s3. Impédance d entrée : On réécrit la formule de l impédance d entrée commun : Z iec = v in = r be + (β + 1) R i b r ce +R E +Z E. L Or pour nous, R E = 2Z s3, Z L = [R C5 Z icc ] et v in = v mc. r ce5 Donc : Z imc = r be5 + (β + 1) 2Z s r ce5 +2Z s3 +[R C5 Z icc ] 3. Application numérique : I C,5 = 859μA, r be5 = 2, 91kΩ, r ce5 = 116kΩ, Z icc = 446, 2kΩ, Z s3 = 1, 06MΩ Ainsi Z imc = 6, 77MΩ r ce Fonction de Transfert : Gain en charge : On reprend la formule de gain de l émetteur-commun dégénéré et on remplace par les valeurs équivalentes : A vmc = v out v mc = [R C5 Z icc ] 2Z s3 + γ(r be5 + 2Z s3 ) avec γ = (2Z s3 + [R C5 Z ]) icc β[r ce5 (2Z s3 + [R C5 Z icc ])] Application numérique : I C,5 = 859μA, r be5 = 2, 91kΩ, r ce5 = 116kΩ, Z icc = 446, 2kΩ, Z s3 = 1, 06MΩ On trouve : A vmc = 7, ( 62, 99 db). 24

25 Taux de rejection de mode commun : C est la capacité de notre amplificateur d éliminer une composante commune aux signaux d entrées, il doit être le plus haut possible pour augmenter la qualité de notre montage. Elle s exprime TRMC = A d A mc. Application numérique : TRMC = = 92, 62dB DIFFERENTIELLE Calcul Simulation Mesure Unité Symbole Paramètre V B+ Potentiel de la base de Q5 154,6 125,7 84,5 mv V B Potentiel de la base de Q4 154,6 125,7 83,5 mv V E4,5 Potentiel de l émetteur 764,3 750,5 650 mv V C4 Potentiel du collecteur Q4 22,46 22,42 22,35 V V C5 Potentiel du collecteur Q5 22,46 22,42 22,5 V I 3 Courant de la source 1,735 1,77 1,82 ma Z o3 Impédance de la source 1,06 1,166 MΩ I C4 Courant de collecteur ,5 924 μa I C5 Courant de collecteur ,5 848 μa I B4,5 Courant de polarisation 8,59 7,36 4,9 μa V satd + V satd Limite d excursion haute 1,54 1,50 V Limite d excursion basse 1,54 1,57 V A vd Gain en charge (446.2kΩ) 30,3 29,4 31,5 V/V A vd 0 Gain à vide 30,5 V/V Z id Impédance d entrée DIFF 5,82 5,38 kω Z od Impédance de sortie 1,77 1,78 kω Z imc Impédance d entrée MC 6,77 6 MΩ A vmc Gain en mode commun 7, , , V/V TRMC Taux de rejection de mode commun , , ,5 V/V db 25

26 7. L amplificateur en boucle ouverte i. Gain en boucle ouverte On établit le schéma équivalent dynamique de chaque étage et on les connecte par couplage directe. On peut étudier le schéma obtenu pour en déduire une modèle de notre amplificateur dans sa bande passante. On a en sortie : v out = A v ((v + v ) + v ++v ) = A 2 TRMC v (v d + v mc ). TRMC Donc on peut écrire : A v = A v d 0 Z i cc Z A i Z ec i pp Z Z i cc +Z vcc0 A o d Z i ec +Z vec A L 0 occ Z i pp +Z vpp0 oec Z L +Z o pp Où A v est l amplification avec charge et A v0 est le gain à vide. Application Numérique : A v = 4198 V/V = 72. 5dB, A v0 = 4256 V/V = 72, 58dB Ainsi on peut redessiner un modèle basse fréquence de notre amplificateur où on peut faire apparaitre aussi les courants de polarisation. = A vd A vcc A vec A vpp = A v0 Z L Z L +Z o pp ii. Puissance consommée au repos On va essayer d obtenir une approximation de la puissance consommé par notre amplificateur lorsque celle-ci n a aucun signal en entrée. On va prendre en compte uniquement les contributions des transistors ainsi que des résistors ayant des courants non négligeables. On a : P TOT = P Sources + P Diff + P CC6 + P CC7 + P EC + P PP P Sources = P Q1 + P Q2 + P Q3 + P R1 + P R2 + P R3 + P R0 I C3 (V cc V E4,5 ) + I C2 (V cc V ee ) + I C1 V cc P Diff I C3 (V E4,5 V ee ), P CC6 I C6 V cc, P CC7 I C7 V cc, P EC I C10 V ee P PP V M I C10 + 2V cc (I C13 + I C12 ) 26

27 Application Numérique : P Sources 234mW, P Diff 43mW, P CC6 = 4, 2mW, P CC7 = 4, 8mW, P EC = 74mW, P PP = 4, 6W et P TOT = 5W. En simulation on trouve 9, 1W, cette différence vient du courant au repos du push-pull qui vaut 180mA en simulation. On trouve 10W par calcul en prenant I C13 = 180mA. iii. Choix des composants Les choix des transistors ont été fait en respectant les limitations de fonctionnement dans les datasheets et on n a utilisé que des transistors 2N dans les étages autres que le push-pull. Quant aux choix des résistances, on a commencé par fixer les valeurs que l on souhaitait obtenir de la source du courant. Le choix du courant I C3 est fixé par deux contraintes, premièrement, pour éviter les emballements thermiques, il ne faut pas polariser ces transistors avec un courant de collecteur supérieure à 1mA. D autre part pour pouvoir respecter les spécifications au niveau du Slew-rate, il nous faut le plus haut courant de collecteur possible. Ainsi on a choisi I C3 1, 75mA. Le choix des résistances d émetteur pour l étage collecteur-commun a été fait de manière à éviter le blocage du circuit tout en réduisant le courant consommé à quelques centaines de microampères. Finalement on a choisi les résistances de collecteur de la paire différentielle pour obtenir le gain optimal. En effet, lorsqu on écrit le gain total de l amplificateur en boucle ouverte en fonction du potentiel V C4,5, on obtient une fonction de la forme A v (V C4,5 ) = a, où b = V V C4,5 b BE CC + V BEEC 1, 2V. Cette fonction tend vers l infini quand V C4,5 s approche de 1, 2V mais en réalité les transistors bloquent quand on est très proche de cette valeur, donc on a choisi R C4,5 de manière à avoir le plus petit V C 4,5 qui ne bloquait pas la paire différentielle. 8. La stabilité de l amplificateur Avant de pouvoir boucler cet amplificateur, il faut le stabiliser. Tel quel, à cause du très haut gain, notre amplificateur présente une marge de phase d environ 40. Il faut la remonter au-delà de 30 (idéalement à 45 ) pour avoir un amplificateur stable et peu oscillant. On a commencé par tenter la technique la plus commune qui consiste à utiliser un condensateur placé entre la sortie de l étage différentiel et la sortie de l étage émetteur-commun. Ce dernier réduira la fréquence de coupure de notre montage en utilisant l effet Miller. Malgré le fait que cette technique ait fonctionnée chez nous avec un condensateur d environ 1,2nF, cette solution n est tout de même pas acceptable car elle engendre une forte réduction de notre Slew-rate. Sachant que le Slew-rate peut être approximé par SR = I C5 /C s où C s est le condensateur stabilisateur, pour pouvoir avoir un Slew-rate supérieur à 3, 14V/μs : il faudra utiliser un condensateur plus petit que 274pF. Donc nous avons décidé d utiliser une solution un peu plus complexe qui consiste à ajouter un correcteur par retard de phase à notre système. Son implémentation se fait tout simplement en utilisant une résistance R s en série avec le condensateur C s et d exploiter également l effet Miller. Après avoir fixé R s à 330Ω, on a fait une simulation où C s prend des valeurs de capacités standards. 27

28 Nous avons obtenu le tableau suivant : 100pF 150pF 220pF 270pF 330pF 470pF Φ M ( ) GBWP 9 (MHz) SR (V/μs) D (%) t r (μs) On peut avoir une idée des caractéristiques fréquentielles ainsi obtenu avec les calculs. En utilisant la relation d approximation du Slew-rate, on trouve SR = 3, 9V/μs par calcul pour ces valeurs. En étudiant les pôles et zéros introduits sur la réponse fréquentielle, on peut déterminer les conséquences sur le temps de montée, le produit Gain-bande, le dépassement, etc... Pour cela, il faut prendre l amplificateur en boucle ouverte sans l étage de puissance et dessiner son schéma équivalent petits signaux avec les transconductances où on fait apparaitre R s et C s. Sur la figure ci-contre : R 1 = [Z od Z icc ] et C 1 = c bc (1 + 1 A vd ) + c bc Cette configuration introduit deux pôles et un zéro z 1 supplémentaire à notre système. Un de ces pôles est négligeable, notons l autre p 1. Au final on peut montrer avec deux lois de nœuds que : z 1 = [C s (R s gm 1 ec )] 1 et p 1 = [(1 + gm ec Z oec )R 1 C s ] 1 = [(1 + A cc A ) R vec 0 1C s ] 1 Notre amplificateur possède d ailleurs un autre pôle p 2 introduit par le montage collecteur-commun qui vaut la fréquence de transition du transistor (3MHz). Ainsi en prenant compte de ce comportement fréquentiel, on a : A v (f) = A v 1+jf/f z (1+jf/f p1 )(1+jf/f p2 ) où f z = 3. 6MHz, f p1 = 207Hz, f p2 = 3MHz. Ainsi ce système est d ordre 2 et on a : GBWP f p1 A v = 870kHz, Φ m tan 1 = 74. GBWP Si on boucle ce système pour avoir un gain de 20, la fréquence de coupure sera 43. 5kHz. Cela nous donne un temps de montée de t r 1 = 7. 7μs et ζ 0. 74, ainsi un dépassement 3f c d environ D = SR ζπ e 1 ζ² = 1. 4%. GBWP f p 2 9 À diviser par 7,74 pour corriger l erreur introduite par les BD. 28

29 9. L amplificateur en boucle fermée i. La rétroaction négative Le bouclage de cet amplificateur se fait comme un amplificateur opérationnel classique. On souhaite avoir une sortie en phase avec l entrée donc on va réaliser un montage amplificateur non inverseur. Le courant de polarisation de notre amplificateur étant très fort, il faut absolument équilibrer les charges branchées sur chaque entrée afin de ne pas introduire un offset supplémentaire en entrée et en sortie. Le gain en boucle fermée obtenu vaut alors 1 + R f 1 R p1 à une petite erreur près. En pratique on a réalisé le bouclage en utilisant d abord des résistances E12 avec R p1,2 = 10kΩ et R f1,2 = 180kΩ qui nous ont donné un gain de 19, 4 (au lieu de19), puis on les a remplacés par R p1,2 = 18kΩ et R f1,2 = 330kΩ pour obtenir finalement un gain de 19, 7 (au lieu de 19,33). Grace à la conservation du produit gain-bande, notre amplificateur a une bande passante conforme aux spécifications. ii. Le filtre passe haut Pour ne pas perturber la polarisation de l amplificateur bouclée et de filtrer la composante continue du signal d entrée, on a utilisé un condensateur de liaison sur V +. On a pris C L = 1μF, ceci étant la plus grande valeur disponible. Pour calculer la fréquence de coupure basse obtenue, calculons l impédance vue par l entrée : V + : Z V+ = [R p2 R f2 2Z imc (Z id + [R p1 R f1 2Z imc ])] En utilisant R p1,2 = 18kΩ et R f1,2 = 330kΩ, on trouve par application numérique : Z V+ = 9722Ω. Donc la fréquence de coupure f cl = 1/(2πZ V+ C L ) = 16, 4Hz. En pratique, lorsqu on avait R p1,2 = 10kΩ et R f1,2 = 180kΩ, on mesurait f cl = 19, 96Hz. Avec ça, on peut en déduire que Z V+ = 7974Ω sur la plaque d essai. En faisant l équivalence avec notre étude théorique, on trouve f CL = 12, 1Hz pour la fréquence de coupure en pratique avec R p1,2 = 18kΩ et R f1,2 = 330kΩ. 29