Synthèse d un élément de routage en SystemC
|
|
- Blanche Brousseau
- il y a 8 ans
- Total affichages :
Transcription
1 Synthèse d un élément de routage en SystemC RETICOM/CETIC pierre-olivier.danhaive@cetic.be olivier.gillin@cetic.be lotfi.guedria@cetic.be damien.hubaux@cetic.be 8 octobre Objectif du TP L objectif de ce TP est de se familiariser à la conception en langage SystemC à travers le développement d une application. Il s agit d implémenter un module (traitement et communication) au sein d un système prédéfini. Le travail consistera à développer le module, le compiler, le simuler, et finalement le synthétiser en hardware. 1.1 Ce qui est fourni Une description générale du système Une spécification du module à réaliser : interfaces et fonctionnalités Les fichiers de base et les indications nécessaires au développement (template de Makefile, commandes de synthèses, configuration de l environnement...) 1.2 Ce qui est demandé Fournir un code source documenté et fonctionnel Un compte-rendu du TP détaillant votre travail : FSM, interfaces, simulations, synthèse, particularités...ce rapport devra expliquer les limitations du système, les étapes fonctionnelles et non fonctionnelles implémentées, mais ne devra pas dépasser 5 pages. 2 Spécification du système 2.1 Description du système Le système est constitué d un émetteur de trames et de deux récepteurs entre lesquels vous allez insérer votre module de filtrage (fig. 1). Tous ces modules font partie du module testbench. Comprenez bien que la spécification qui vous est fournie ne porte que sur le module filter, tous les autres modules fournis ne sont qu un environnement de test, et ne doivent donc pas être synthétisés. Il faut voir l environnement testbench comme une plaquette de test, comprenant 1
2 sop eop avbl data enbl sop_in eop_in avbl_in data_in enbl_out eop2_out avbl2_out data2_out sop2_out enbl2_in sop1_out eop1_out avbl1_out data1_out enbl1_in sop eop avbl data enbl sop eop avbl data enbl avbl_ef eop_ef sop_ef data_ef enbl_fr1 data_fr1 avbl_fr1 eop_fr1 sop_fr1 enbl_fr2 data_fr2 avbl_fr2 eop_fr2 sop_fr2 Testbench enbl_ef clk reset reset clk reset clk clk reset Emitter Filter Receiver1 Receiver2 Clock Reset Fig. 1 Schéma-bloc général 2
3 Fig. 2 Protocole utilisé déja une horloge, un générateur de signal reset, un circuit émetteur, deux circuits de réception et un emplacement entre eux pour y insérer le FPGA que vous aurez programmé pour qu il implémente votre filtre. La communication entre modules s effectue selon le protocole présenté à la figure 2 : La taille des trames transmises est variable. Le début de trame est signalé par un signal SOP (Start Of Packet), la fin par un signal EOP (End Of Packet). Le signal AVBL indique que la donnée est valide. Le signal ENBL précise que la donnée a bien été acceptée. Le bus de données DATA est de largeur 8 bit. Les trames sont codées comme suit(fig. 4) : 2 bytes d index Les paquets émis par l émetteur sont numérotés de manière croissante sur 16 bits. Le byte de poids faible est émis en premier lieu, ensuite l émetteur transmet le byte de poids fort. 1 byte de routage Le troisième byte de la trame est généré aléatoirement et est destiné au routage. Si son MSB est égal à 0, il est destiné au premier récepteur, sinon il doit aller au second récepteur (voir sous-section 3.1). x bytes de payload Un nombre aléatoire de bytes de données est émis ensuite. La longueur totale de chaque trame est comprise entre 10 et byte de checksum Le dernier byte du paquet est une somme de contrôle qui est le complément à deux de la somme sur 8 bits de tous les bytes du paquet. Ceci est valable pour le cas complet. Cependant, la première version demandée implémentera un routage sur le premier byte. Le byte de routage se trouvera donc en tête de paquet et sera suivi des deux bytes d index de paquet (fig. 3). 2.2 Le module à réaliser Selon le temps disponible et l avancement du TP, l implémentation du module filtre se fera en plusieurs étapes de complexité croissante. En fonction du type de module testé, il ne faut pas oublier de passer correctement les paramètres aux constructeurs des récepteurs pour les désactiver ou les activer dans le mode adapté. Le résultat minimum à atteindre est le module routeur sur le premier byte dans une transmission parfaite (2.2.2). Cette étape est relativement 3
4 Route Index1 Index2 Payload1 Payload2 PayloadX Checksum Fig. 3 Trames utillisées (cas simple) Index1 Index2 Route Payload1 Payload2 PayloadX Checksum Fig. 4 Trames utillisées (cas complexe) simple à atteindre et représente approximativement la moitié du travail complet. Le résultat souhaité est un module routeur sur premier byte avec prise en charge des imperfections des émetteurs et récepteurs, et vérification/correction du checksum (2.2.3). L implémentation idéale, mais de difficulté plus élevée est un routage sur le troisième byte avec vérifcation du checksum (2.2.4) Module transparent Le module n effectuera aucun traitement, et n implémentera pas le protocole. Il s agira donc simplement d une fonction combinatoire recopiant les entrées sur les sorties. Il est important que ce module soit en logique combinatoire pour ne pas introduire de délais sur les lignes, ce qui provoquerait des incohérences dans le protocole. Les deux récepteurs seront connectés, mais l un des deux doit être configuré pour recevoir toutes les trames alors que l autre ne doit pas en recevoir. L objectif de ce module est que vous puissiez tester vos fichiers d en-tête, manipuler les options du testbench et apprendre la syntaxe de base de SystemC. Une heure devrait suffire pour arriver à ce point Module routeur, routage sur le premier byte, émetteur et récepteurs idéaux Ce module implémentera simplement les protocoles de communication avec l émetteur et les récepteurs afin de véhiculer les trames. L émetteur et les récepteurs sont idéaux, ce qui signifie qu ils seront disponibles à tout moment (ENBL et AVBL à 1). Dans ce mode, le module à réaliser analysera le contenu du premier octet de la trame et suivant la valeur de celui-ci (MSB=0 destine le paquet au récepteur 1, MSB=1 le destine au récepteur 2) transmettra la trame vers l un ou l autre des modules de réception. Pour simplifier ce cas, nous avons laissé une option sur le byte de routage : la configuration des paquets peut être changée en mettant le byte de routage en première ou en troisième position dans le paquet. Il est bien sûr nécessaire pour cela de changer l option adéquate dans testbench.cpp Module routeur avec test d une somme de vérification, routage sur le premier byte Ce module, en plus des fonctionnalités du précédent, calculera à la volée la somme de vérification sur la trame reçue de l émetteur et la comparera avec le 4
5 byte de checksum reçu. Si le checksum est mauvais, il doit être corrigé avant d être transmis aux récepteurs. La somme de vérification est codée sur 8 bits et égale au complément à 2 de la somme de tous les octets de la trame. L émetteur dispose d une option de constructeur lui indiquant s il doit générer des paquets corrects ou s il peut introduire des erreurs aléatoires de checksum. Ce module se fera toujours avec routage sur le premier byte. De plus, les modules d émission et de réception ne sont plus optimaux, le récepteur peut demander un délai (ENBL=0), et l émetteur peut être indisponible (AVBL=0). Le filtre doit réagir correctement pour ne pas perturber le protocole ni perdre de paquets. Ceci est le résultat normal à atteindre (avec prise en compte plus ou moins bonne des imperfections de transmission et de la correction du checksum). On peut estimer que vous aurez une connaissance de base en conception de machine à états en SystemC si vous arrivez à ce point Module routeur avec test d une somme de vérification, routage sur le troisième byte Le module complet. La grande difficulté réside dans le fait que le byte de routage se situe en troisième position, le reste étant identique à l étape précédente. Il est donc nécessaire d implémenter un buffer dans le filtre et de le gérer correctement, ce qui augmente la difficulté du problème. Ceci constitue le résultat idéal à atteindre et n est donc demandé que dans un souci de perfection... 3 Déroulement du TP Les différentes étapes à réaliser lors de ce TP sont : Décrire en systemc le module à réaliser et faire les adaptations nécessaires dans les fichiers testbench.cpp et main.cpp Compiler le projet Débugger, simuler et visualiser les waveforms (avec GTKwave) Expérimenter la synthèse hardware du module en suivant les directives fournies ci-dessous. 3.1 Fichiers de support fournis Fichiers objets : les modules d émission et de réception emitter.o et receiver.o Fichiers d en-tête : les interfaces sont fournies à titre indicatif dans les fichiers emitter.h et receiver.h Fichiers template du testbench : ces deux fichiers (testbench.h et testbench.cpp) sont fournis pour agencer les éléments de la simulation Fichier principal : ce fichier (main.cpp )est fourni pour permettre de personnaliser le contrôle de la simulation, générer les fichiers de waveforms... Fichier de compilation : les directives et options de compilations sont fournies dans le fichier Makefile 5
6 3.1.1 Fichier principal Le fichier principal de compilation main.cpp contient la fonction sc main, initialise les paramètres fonctions des options données en ligne de commande, instancie le tesbench, puis lance la simulation en activant le traçage dans le fichier de simulation. Les options que peut prendre le fichier exécutable sont (l ordre a une importance) : SimuTime (int) indique le nombre de cycles d horloge que durera la simulation. Par défaut, elle contient la valeur (en µs). TraceWaveForm (int) trace un fichier de simulation template.vcd si égale à 1. Valeur par défaut : 1. TraceOnScreen (int) affiche tous les messages d erreurs ou de commentaires générés par les modules (émission de paquets, réceptions erronées...). Par défaut : 1. RandomSeed (int) permet d initialiser le générateur de nombres aléatoires. Ainsi pour lancer plusieurs simulations dont les nombres aléatoires (longueur de paquets, bytes de routage...) sont identiques, il suffit de garder ce paramètre fixe. Sa valeur par défaut est l heure courante Le testbench Ce fichier instancie les différents modules de la simulation, et en relie les ports. L instanciation des modules se fait avec passage de paramètres, c est donc dans ce fichier que vous devrez indiquer les types d émetteurs et de récepteurs que vous désirez. Il génère également le signal d horloge et de reset. Lors de sa contruction, il exécute le thread reset process, qui envoie à tous les modules un signal de reset pendant quelques cycles Les récepteurs Les récepteurs ont comme paramètre de constructeur (réglable dans testbench.cpp) les variable RecType1, RecType2 et Route1 qui indiquent leurs comportements : RecTypeX = 0 indique que le récepteur est sensé ne rien recevoir, il affichera un message d erreur s il reçoit des trames. Ce mode sera utilisé dans le mode de transmission transparente à un seul récepteur. RecTypeX = 1 indique que le récepteur est sensé recevoir toutes les trames. Utilisé en mode transparent à un seul récepteur RecTypeX = 2 indique que le récepteur n est sensé recevoir que les trames dont le byte de routage (le premier ou le troisième en fonction de Route1) est inférieur à 128. RecTypeX = 3 indique que le récepteur n est sensé recevoir que les trames dont le byte de routage (le premier ou le troisième en fonction de Route1) est supérieur ou égal à 128. Route1 = 0 indique que le routage se fera sur le troisième byte Route1 = 1 indique que le routage se fera sur le premier byte Il est à noter que les récepteurs sont programmés pour simuler aléatoirement des buffer overloads, ce qui signifie qu ils mettront aléatoirement leurs sortie ENBL à 0. 6
7 3.1.4 L émetteur L émetteur prend comme paramètre à la construcion la variable Checksum. Lorsque cette valeur est à 1, l émetteur envoie aléatoirement des trames dont le checksum est corrompu. De plus, et dans tous les cas, l émetteur simule aléatoirement des retards de transmission, en passant sa sortie AVBL à 0 et en plaçant sur le bus une valeur aléatoire. L émetteur est lui aussi sensible au paramètre Route1 (voir 3.1.3). 3.2 Directives de synthèse hardware Cette étape est optionnelle, mais permet de vérifier si le module implémenté est synthétisable, c est-à-dire prêt à être mis tel quel dans un FPGA. L objectif est d obtenir un fichier edif qui est un format standard de description de circuit. Pour y arriver, il sera nécessaire de vérifier certaines contraintes sur le code et éventuellement modifier certains détails. Voici la succession d étapes à réaliser pour synthétiser un système en SystemC RTL dans le dc shell de Synopsis : Définir les librairies de synthèse : target library = { tc6a cbacore.db } synthetic library = { dw01.sldb, dw02.sldb } link library = { * } + target library + synthetic library Convertir de SystemC vers Verilog (VHDL pas encore supporté). (Pour information, ce fichier Verilog pourrait aussi être utilisé par d autres outils de synthèse) : compile systemc -rtl exercice filter/filter.cpp -rtl format verilog Ajouter le répertoire de travail au chemin de recherche : Analyser et elaborer : search path = search path +./rtl work hdlin enable presto = true hdlin unsigned integers = false analyze -f verilog filter.v elaborate filter Compiler : create clock clock -p 10 link compile -map effort low 7
8 Convertir au format «edif» pour exporter le design vers un autre outil (par exemple Quartus ou Xilinx ISE pour faire le placement-routage dans un FPGA) : edifout netlist only = true ; write -format edif -hierarchy -output rtl work/ + filter.edif Pour information : affichage surface et chemin critique : 4 Tuyaux pour le TP report area report timing Afin de faciliter l exercice, voici quelques aides et commentaires pour votre développement. Les spécifications du système doivent être respectées, mais cela ne signifie pas que le code doit être super-optimisé! Si il apparaît plus simple de perdre un ou deux coups d horloge entre deux paquets, nous n y voyons aucun inconvénient. Préférez la simplicité à une optimisation qui vous prendra trop de temps. Dans votre rapport, présentez bien ce qui a été fait, et son fonctionnement complet ( pertes éventuelle de cycles, implémentation des machines à états...) Quand vous déclarez un port ou un signal véhiculant un type de donnée paramétrable (unsigned integer de largeur x bits par exemple), ne collez pas les fermetures de template, sinon le compilateur l interprète comme un opératuer de flux : sc signal<sc uint<8> > et non sc signal<sc uint<8. Cette erreur est courante et extrèmement difficile à détecter, puisque le message d erreur paraît totalement incohérent. Ecrivez d abord complètement vos machines à états avant de les implémenter! Envisagez tous les cas possibles : que se passe-t-il si ENBL et AVBL sont à 0 en même temps? Ou avec un cycle de décalage? Qu arrive-t-il si le récepteur n est pas prêt à l arrivée d un EOP? La progression conseillée dans la complexité des modules peut se faire en une fois. Nous conseillons de tenter tout de suite le module dans le cas non-idéal, quitte à indiquer dans le rapport que seul le cas idéal fonctionne. C est plus simple que de faire d abord un module idéal et d en changer presque tout pour l adapter aux imperfections du réseau. Utilisez correctement les paramètres de constructeurs des modules, ils permettent un grande flexibilité dans les tests de configuration! Nous en avons nous-mêmes abusé pour le développement de l exercice. Classique : commentez abondamment et intelligemment vos sources. Le développement du module transparent est simplissime! Il contient un process combinatoire, c est-à-dire qu il doit être sensible à toutes ses entrées! (Il devrait ressembler au listing 1). Une erreur qui survient souvent : faire une opération sur un signal ou un port peut être ambigue pour le compilateur. Pensez à utiliser les fonctions mon signal.read() et mon signal.write(ma donnée) en passant par une variable intermédiaire. 8
9 2 #include f i l t e r. h 4 void mon module : : mon process ( ) { 6 sop1 out=s o p i n ; eop1 out=e o p i n ; 8 a v b l 1 o u t=a v b l i n ; data1 out=d a t a i n ; 10 e n b l o u t=e n b l 1 i n ; } 12 SC CTOR{ mon module} 14 { SC METHOD( mon process ) ; 16 s e n s i t i v e <<clock <<s o p i n <<eop in <<a v b l i n <<d ata in <<e n b l 1 i n ; } Listing 1 Module transparent Comme en VHDL, les signaux ne changent de valeur qu au coup d horloge suivant, pas les variables! Ceci peut causer une confusion lors d un affichage par exemple. Le listing 2 illustre cela. 9
10 2 s c s i g n a l <s c i n t <8> > m y signal ; // s i g n a l s c i n t <8> my var ; // v a r i a b l e 4 void mon module : : mon process ( ) 6 { my var =4; 8 m y s i g nal. w r i t e ( 4 ) ; cout << my var << my signal << endl ; 10 // a f f i c h e r a my var=5 m y s i g nal. w r i t e ( 5 ) ; 14 cout << my var << my signal << endl ; // a f f i c h e r a 5 4, l e s i g n a l changera au prochain p o s e d g e 16 } 18 SC CTOR{ mon module} { 20 SC METHOD( mon process ) ; s e n s i t i v e p o s << c l o c k ; 22 } Listing 2 Signaux vs variables 10
Conception Systèmes numériques VHDL et synthèse automatique des circuits
Année 2008-2009 Conception Systèmes numériques VHDL et synthèse automatique des circuits Travaux pratiques Pentium4 Présentation du simulateur VHDL sous environnement Cadence Présentation de l outil Synopsys
Plus en détailConception Systèmes numériques VHDL et synthèse automatique des circuits
Année 2011-2012 Conception Systèmes numériques VHDL et synthèse automatique des circuits Travaux pratiques WIDEMACV1 LAAS-CNRS 2011 Présentation du simulateur VHDL sous environnement Cadence Présentation
Plus en détailARDUINO DOSSIER RESSOURCE POUR LA CLASSE
ARDUINO DOSSIER RESSOURCE POUR LA CLASSE Sommaire 1. Présentation 2. Exemple d apprentissage 3. Lexique de termes anglais 4. Reconnaître les composants 5. Rendre Arduino autonome 6. Les signaux d entrée
Plus en détailTP4 : Firewall IPTABLES
Module Sécurité TP4 : Firewall IPTABLES Ala Rezmerita François Lesueur Le TP donnera lieu à la rédaction d un petit fichier texte contenant votre nom, les réponses aux questions ainsi que d éventuels résultats
Plus en détailTP : Gestion d une image au format PGM
TP : Gestion d une image au format PGM Objectif : L objectif du sujet est de créer une classe de manipulation d images au format PGM (Portable GreyMap), et de programmer des opérations relativement simples
Plus en détailEPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE
EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE QCM Remarque : - A une question correspond au moins 1 réponse juste - Cocher la ou les bonnes réponses Barème : - Une bonne réponse = +1 - Pas de réponse = 0
Plus en détailMaster d'informatique 1ère année. Réseaux et protocoles. Architecture : les bases
Master d'informatique 1ère année Réseaux et protocoles Architecture : les bases Bureau S3-203 Mailto : alexis.lechervy@unicaen.fr D'après un cours de Jean Saquet Réseaux physiques LAN : Local Area Network
Plus en détailSécurité et Firewall
TP de Réseaux IP pour DESS Sécurité et Firewall Auteurs: Congduc Pham (Université Lyon 1), Mathieu Goutelle (ENS Lyon), Faycal Bouhafs (INRIA) 1 Introduction: les architectures de sécurité, firewall Cette
Plus en détailSIN-FPGA DESCRIPTION PAR SCHEMA
SIN-FPGA DESCRIPTION PAR SCHEMA Documents ressources: http://www.altera.com/literature/lit-index.html Introduction to Quartus II : intro_to_quartus2.pdf Documentation QUARTUS II : quartusii_handbook.pdf
Plus en détailContrôle d accès UTIL TP N 1 découverte
Contrôle d accès UTIL TP N 1 découverte A partir de : Documents sur CD TIL : \CD usesame\documentations\produits_til\modules\util_tillys fpr_utilv2.pdf FTe_UTiL_V2.pdf UTiL2_express.pdf \CD usesame\documentations\logiciels_til\tilman
Plus en détailUn concept multi-centre de données traditionnel basé sur le DNS
Confiez vos activités critiques à un expert S il est crucial pour vos activités commerciales que vos serveurs soient disponibles en continu, vous devez demander à votre hébergeur de vous fournir une solution
Plus en détailIRL : Simulation distribuée pour les systèmes embarqués
IRL : Simulation distribuée pour les systèmes embarqués Yassine El Khadiri, 2 ème année Ensimag, Grenoble INP Matthieu Moy, Verimag Denis Becker, Verimag 19 mai 2015 1 Table des matières 1 MPI et la sérialisation
Plus en détailSTS SE. FreeRTOS. Programmation réseau WIFI. Programmation réseau. Socket Tcp. FlyPort smart Wi-Fi 802.11 module
François SCHNEIDER Lycée Victor-Hugo BESANÇON. STS SE FreeRTOS Programmation réseau WIFI Programmation réseau Socket Tcp FlyPort smart Wi-Fi 802.11 module Prérequis : langage C, connaissance réseau : Ip,
Plus en détailEfficace et ciblée : La surveillance des signaux de télévision numérique (2)
Efficace et ciblée : La surveillance des signaux de télévision numérique (2) La première partie de cet article publié dans le numéro 192 décrit la méthode utilisée pour déterminer les points de surveillance
Plus en détailProjet d informatique M1BI : Compression et décompression de texte. 1 Généralités sur la compression/décompression de texte
Projet d informatique M1BI : Compression et décompression de texte Le but de ce projet est de coder un programme réalisant de la compression et décompression de texte. On se proposera de coder deux algorithmes
Plus en détailLe langage VHDL. Eduardo Sanchez EPFL
Le langage VHDL Eduardo Sanchez EPFL Livres conseillés: John F. Wakerly Digital design (4th edition) Prentice Hall, 2005 Peter J. Ashenden The designer's guide to VHDL (3rd edition) Morgan Kaufmann, 2008
Plus en détailTP1. Outils Java Eléments de correction
c sep. 2008, v2.1 Java TP1. Outils Java Eléments de correction Sébastien Jean Le but de ce TP, sur une séance, est de se familiariser avec les outils de développement et de documentation Java fournis par
Plus en détailSYSTEME DE PALPAGE A TRANSMISSION RADIO ETUDE DU RECEPTEUR (MI16) DOSSIER DE PRESENTATION. Contenu du dossier :
SYSTEME DE PALPAGE A TRANSMISSION RADIO ETUDE DU RECEPTEUR (MI16) DOSSIER DE PRESENTATION Contenu du dossier : 1. PRESENTATION DU SYSTEME DE PALPAGE A TRANSMISSION RADIO....1 1.1. DESCRIPTION DU FABRICANT....1
Plus en détailSystèmes et Réseaux (ASR 2) - Notes de cours Cours 14
Systèmes et Réseaux (ASR ) - Notes de cours Cours Anne Benoit May, 0 PARTIE : Systèmes PARTIE : Réseaux Architecture des réseaux de communication La couche -liaison La couche -réseau Algorithmes de routage
Plus en détailAlgorithmique des Systèmes Répartis Protocoles de Communications
Algorithmique des Systèmes Répartis Protocoles de Communications Master Informatique Dominique Méry Université de Lorraine 1 er avril 2014 1 / 70 Plan Communications entre processus Observation et modélisation
Plus en détailLe filtrage de niveau IP
2ème année 2008-2009 Le filtrage de niveau IP Novembre 2008 Objectifs Filtrage : Le filtrage permet de choisir un comportement à adopter vis à vis des différents paquets émis ou reçus par une station.
Plus en détailCours Linux. Cours en ligne Administrateur Systèmes Linux. Académie Libre info@academielibre.fr
Cours Linux Cours en ligne Administrateur Systèmes Linux Académie Libre info@academielibre.fr Programme général du cours Linux MODULE 1 - Fondamentaux Introduction à Linux La procédure de Login et Logout
Plus en détailProgrammer en JAVA. par Tama (tama@via.ecp.fr( tama@via.ecp.fr)
Programmer en JAVA par Tama (tama@via.ecp.fr( tama@via.ecp.fr) Plan 1. Présentation de Java 2. Les bases du langage 3. Concepts avancés 4. Documentation 5. Index des mots-clés 6. Les erreurs fréquentes
Plus en détailCours d introduction à l informatique. Partie 2 : Comment écrire un algorithme? Qu est-ce qu une variable? Expressions et instructions
Cours d introduction à l informatique Partie 2 : Comment écrire un algorithme? Qu est-ce qu une variable? Expressions et instructions Qu est-ce qu un Une recette de cuisine algorithme? Protocole expérimental
Plus en détailUtilisation d objets : String et ArrayList
Chapitre 6 Utilisation d objets : String et ArrayList Dans ce chapitre, nous allons aborder l utilisation d objets de deux classes prédéfinies de Java d usage très courant. La première, nous l utilisons
Plus en détailUFR de Mathématiques et Informatique Année 2009/2010. Réseaux Locaux TP 04 : ICMP, ARP, IP
Université de Strasbourg Licence Pro ARS UFR de Mathématiques et Informatique Année 2009/2010 1 Adressage IP 1.1 Limites du nombre d adresses IP 1.1.1 Adresses de réseaux valides Réseaux Locaux TP 04 :
Plus en détailLes ACL Cisco. F. Nolot Master 2 Professionnel STIC-Informatique 1
Les ACL Cisco Master 2 Professionnel STIC-Informatique 1 Les ACL Cisco Présentation Master 2 Professionnel STIC-Informatique 2 Les ACL Cisco? Les ACL (Access Control Lists) permettent de filtrer des packets
Plus en détailQuelques éléments de compilation en C et makefiles
Quelques éléments de compilation en C et makefiles Guillaume Feuillade 1 Compiler un programme C Le principe de la compilation consiste à passer d un ensemble de fichiers de code à un programme exécutable
Plus en détailBASE. Vous avez alors accès à un ensemble de fonctionnalités explicitées ci-dessous :
BASE BioArray Software Environment (BASE) est une base de données permettant de gérer l importante quantité de données générées par des analyses de bio-puces. BASE gère les informations biologiques, les
Plus en détailManipulations du laboratoire
Manipulations du laboratoire 1 Matériel Les manipulations de ce laboratoire sont réalisées sur une carte électronique comprenant un compteur 4-bit asynchrone (74LS93) avec possibilité de déclenchement
Plus en détailGPA770 Microélectronique appliquée Exercices série A
GPA770 Microélectronique appliquée Exercices série A 1. Effectuez les calculs suivants sur des nombres binaires en complément à avec une représentation de 8 bits. Est-ce qu il y a débordement en complément
Plus en détailInfo0101 Intro. à l'algorithmique et à la programmation. Cours 3. Le langage Java
Info0101 Intro. à l'algorithmique et à la programmation Cours 3 Le langage Java Pierre Delisle, Cyril Rabat et Christophe Jaillet Université de Reims Champagne-Ardenne Département de Mathématiques et Informatique
Plus en détailPoker. A rendre pour le 25 avril
Poker A rendre pour le 25 avril 0 Avant propos 0.1 Notation Les parties sans * sont obligatoires (ne rendez pas un projet qui ne contient pas toutes les fonctions sans *). Celles avec (*) sont moins faciles
Plus en détailProgrammation système I Les entrées/sorties
Programmation système I Les entrées/sorties DUT 1 re année Université de Marne La vallée Les entrées-sorties : E/O Entrées/Sorties : Opérations d échanges d informations dans un système informatique. Les
Plus en détailET 24 : Modèle de comportement d un système Boucles de programmation avec Labview.
ET 24 : Modèle de comportement d un système Boucles de programmation avec Labview. Sciences et Technologies de l Industrie et du Développement Durable Formation des enseignants parcours : ET24 Modèle de
Plus en détailTP réseau Les réseaux virtuels (VLAN) Le but de se TP est de segmenter le réseau d'une petite entreprise dont le câblage est figé à l'aide de VLAN.
1 But TP réseau Les réseaux virtuels (VLAN) Le but de se TP est de segmenter le réseau d'une petite entreprise dont le câblage est figé à l'aide de VLAN. 2 Les VLAN 2.1 Définition Un VLAN (Virtual Local
Plus en détailPlan du cours. Historique du langage http://www.oracle.com/technetwork/java/index.html. Nouveautés de Java 7
Université Lumière Lyon 2 Faculté de Sciences Economiques et Gestion KHARKIV National University of Economic Introduction au Langage Java Master Informatique 1 ère année Julien Velcin http://mediamining.univ-lyon2.fr/velcin
Plus en détailDossier technique. Présentation du bus DMX et Utilisation des options EL13 / EL14 ERM AUTOMATISMES INDUSTRIELS 1 LE PROTOCOLE DMX 2
ERM AUTOMATISMES INDUSTRIELS 280 Rue Edouard Daladier 84973 CARPENTRAS Cedex Tél : 04 90 60 05 68 - Fax : 04 90 60 66 26 Site : http://www.erm-automatismes.com/ E-Mail : Contact@erm-automatismes.com 1
Plus en détailIN 102 - Cours 1. 1 Informatique, calculateurs. 2 Un premier programme en C
IN 102 - Cours 1 Qu on le veuille ou non, les systèmes informatisés sont désormais omniprésents. Même si ne vous destinez pas à l informatique, vous avez de très grandes chances d y être confrontés en
Plus en détailExpérience 3 Formats de signalisation binaire
Expérience 3 Formats de signalisation binaire Introduction Procédures Effectuez les commandes suivantes: >> xhost nat >> rlogin nat >> setenv DISPLAY machine:0 >> setenv MATLABPATH /gel/usr/telecom/comm_tbx
Plus en détailINTRODUCTION A JAVA. Fichier en langage machine Exécutable
INTRODUCTION A JAVA JAVA est un langage orienté-objet pur. Il ressemble beaucoup à C++ au niveau de la syntaxe. En revanche, ces deux langages sont très différents dans leur structure (organisation du
Plus en détailÉCOLE POLYTECHNIQUE DE MONTRÉAL. Département de Génie Électrique. La technologie de TEXAS INSTRUMENTS DSP pour le cours Analyse des Signaux ELE2700
ÉCOLE POLYTECHNIQUE DE MONTRÉAL Département de Génie Électrique La technologie de TEXAS INSTRUMENTS DSP pour le cours Analyse des Signaux ELE2700 M. Corinthios et Zaher Dannawi 29 août 2007 2 Tables des
Plus en détailInstallation et prise en main
TP1 Installation et prise en main Android est le système d'exploitation pour smartphones, tablettes et autres appareils développé par Google. Pour permettre aux utilisateurs d'installer des applications
Plus en détailFiche technique CPU 314SC/DPM (314-6CG13)
Fiche technique CPU 314SC/DPM (3146CG13) Données techniques N de commande 3146CG13 Type CPU 314SC/DPM Information générale Note Caractéristiques SPEEDBus Technologie SPEED7 24 x DI, 16 x DO, 8 x DIO, 4
Plus en détailProjet Active Object
Projet Active Object TAO Livrable de conception et validation Romain GAIDIER Enseignant : M. Noël PLOUZEAU, ISTIC / IRISA Pierre-François LEFRANC Master 2 Informatique parcours MIAGE Méthodes Informatiques
Plus en détailPremiers Pas en Programmation Objet : les Classes et les Objets
Chapitre 2 Premiers Pas en Programmation Objet : les Classes et les Objets Dans la première partie de ce cours, nous avons appris à manipuler des objets de type simple : entiers, doubles, caractères, booléens.
Plus en détailPlan. École Supérieure d Économie Électronique. Plan. Chap 9: Composants et systèmes de sécurité. Rhouma Rhouma. 21 Juillet 2014
École Supérieure d Économie Électronique Chap 9: Composants et systèmes de sécurité 1 Rhouma Rhouma 21 Juillet 2014 2 tagging et port trunk Création des via les commandes sur switch cisco 1 / 48 2 / 48
Plus en détailSUR MODULE CAMÉRA C38A (OV7620)
Applications maquette d'étude EP10K20 DÉMULTIPLEXEUR BT.656 SUR MODULE CAMÉRA C38A OV7620 SCHÉMAS ET DESCRIPTIONS AHDL 1. Schéma principal Le démultiplexeur proprement dit est la fonction "Decod_BT656_1".
Plus en détailOrdinateurs, Structure et Applications
Ordinateurs, Structure et Applications Cours 10, Les interruptions Etienne Tremblay Université Laval, Hiver 2012 Cours 10, p.1 Les interruptions du 8086 Une interruption interrompt l exécution séquentielle
Plus en détailProgrammation Web. Madalina Croitoru IUT Montpellier
Programmation Web Madalina Croitoru IUT Montpellier Organisation du cours 4 semaines 4 ½ h / semaine: 2heures cours 3 ½ heures TP Notation: continue interrogation cours + rendu à la fin de chaque séance
Plus en détailNotice ARES Version 5.20 Française
ARES -1/19 Notice ARES Version 5.20 Française Carlos Valente Technicien IUT LIMOGES Département Génie Electrique et informatique Industrielle 19100 Brive la gaillarde France. Page - 1/19 ARES -2/19 Routage
Plus en détailCours d initiation à la programmation en C++ Johann Cuenin
Cours d initiation à la programmation en C++ Johann Cuenin 11 octobre 2014 2 Table des matières 1 Introduction 5 2 Bases de la programmation en C++ 7 3 Les types composés 9 3.1 Les tableaux.............................
Plus en détailTP 1. Prise en main du langage Python
TP. Prise en main du langage Python Cette année nous travaillerons avec le langage Python version 3. ; nous utiliserons l environnement de développement IDLE. Étape 0. Dans votre espace personnel, créer
Plus en détailCapture, Filtrage et Analyse de trames ETHERNET avec le logiciel Wireshark. Etape 1 : Lancement des machines virtuelles VMWARE et de Wireshark
Capture, Filtrage et Analyse de trames ETHERNET avec le logiciel Wireshark Wireshark est un programme informatique libre de droit, qui permet de capturer et d analyser les trames d information qui transitent
Plus en détailSimulation d un système de paiement par carte bancaire
Simulation d un système de paiement par carte bancaire Mini projet IN301/IN3ST01-2009-2010 Sujet rédigé par Jean Cousty et Laurent Najman, très librement inspiré d un projet de Jérome Gueydan pour l ENSTA
Plus en détailAlcatel OmniPCX Enterprise TSC-IP V1 (4098RE)
Alcatel OmniPCX Enterprise TSC-IP V1 (4098RE) NOTE : Les spécifications Produit contenues dans ce document peuvent évoluer sans information préalable. Les produits et services décrits dans ce document
Plus en détailIntroduction à la programmation Travaux pratiques: séance d introduction INFO0201-1
Introduction à la programmation Travaux pratiques: séance d introduction INFO0201-1 B. Baert & F. Ludewig Bruno.Baert@ulg.ac.be - F.Ludewig@ulg.ac.be Qu est-ce que la programmation? Programmer Ecrire un
Plus en détailTable des matières PRESENTATION DU LANGAGE DS2 ET DE SES APPLICATIONS. Introduction
PRESENTATION DU LANGAGE DS2 ET DE SES APPLICATIONS Depuis SAS 9.2 TS2M3, SAS propose un nouveau langage de programmation permettant de créer et gérer des tables SAS : le DS2 («Data Step 2»). Ces nouveautés
Plus en détailAtelier C TIA Portal CTIA04 : Programmation des automates S7-300 Opérations numériques
Atelier C TIA Portal CTIA04 : Programmation des automates S7-300 Opérations numériques CTIA04 Page 1 1. Les types de données sous S7 300 Il existe plusieurs types de données utilisées pour la programmation
Plus en détailINITIATION AU LANGAGE C SUR PIC DE MICROSHIP
COURS PROGRAMMATION INITIATION AU LANGAGE C SUR MICROCONTROLEUR PIC page 1 / 7 INITIATION AU LANGAGE C SUR PIC DE MICROSHIP I. Historique du langage C 1972 : naissance du C dans les laboratoires BELL par
Plus en détailDate : 08/02/12 SISR1 tp.topologie.reseau.wan Durée : 2 h
Enoncé : Vous devez configurer un réseau wan à partir de deux Pcs en utilisant Packet Tracer. L'un est situé à Lyon et l'autre Pc est installé à Paris. Les deux Pcs sont reliés à partir deux routeurs qu'il
Plus en détailSélection du contrôleur
Démo CoDeSys - 1 - 1. Configuration de l environnement de travail : Lancer le logiciel CoDeSys Fichier Nouveau Lors de la première utilisation, une boîte de dialogue apparaît permettant la sélection du
Plus en détailPROJET 1 : BASE DE DONNÉES REPARTIES
PROJET 1 : BASE DE DONNÉES REPARTIES GESTION D UNE BANQUE Elèves : David Bréchet Frédéric Jacot Charles Secrétan DONNÉES DU PROJET SSC - Bases de Données II Laboratoire de Bases de Données BD réparties
Plus en détailUE Programmation Impérative Licence 2ème Année 2014 2015
UE Programmation Impérative Licence 2 ème Année 2014 2015 Informations pratiques Équipe Pédagogique Florence Cloppet Neilze Dorta Nicolas Loménie prenom.nom@mi.parisdescartes.fr 2 Programmation Impérative
Plus en détailLe multiplexage. Sommaire
Sommaire Table des matières 1- GENERALITES... 2 1-1 Introduction... 2 1-2 Multiplexage... 4 1-3 Transmission numérique... 5 2- LA NUMERATION HEXADECIMALE Base 16... 8 3- ARCHITECTURE ET PROTOCOLE DES RESEAUX...
Plus en détailTP1 : Initiation à Java et Eclipse
TP1 : Initiation à Java et Eclipse 1 TP1 : Initiation à Java et Eclipse Systèmes d Exploitation Avancés I. Objectifs du TP Ce TP est une introduction au langage Java. Il vous permettra de comprendre les
Plus en détailCahier des charges. driver WIFI pour chipset Ralink RT2571W. sur hardware ARM7
Cahier des charges driver WIFI pour chipset Ralink RT2571W sur hardware ARM7 RevA 13/03/2006 Création du document Sylvain Huet RevB 16/03/2006 Fusion des fonctions ARP et IP. SH Modification des milestones
Plus en détailTutoriel code::blocks
Tutoriel code::blocks E. Lunéville 2006 Le logiciel code::blocks fait partie des logiciels de type EDI (Environnement de Développement Intégré, IDE en anglais) pour le langage C++. Il est multiplateforme
Plus en détailLes Virtual LAN. F. Nolot. Master 1 STIC-Informatique 1
Les Virtual LAN Master 1 STIC-Informatique 1 Les Virtual LAN Introduction Master 1 STIC-Informatique 2 Les Réseaux Locaux Virtuels (VLAN) Avantages des LAN Communication rapide, broadcasts Problèmes des
Plus en détailPROGRAMME DETAILLE. Parcours en première année en apprentissage. Travail personnel. 4 24 12 24 CC + ET réseaux
PROGRAMME DETAILLE du Master IRS Parcours en première année en apprentissage Unités d Enseignement (UE) 1 er semestre ECTS Charge de travail de l'étudiant Travail personnel Modalités de contrôle des connaissances
Plus en détailQuoi de neuf en LabVIEW FPGA 2010?
Quoi de neuf en LabVIEW FPGA 2010? Yannick DEGLA Ingénieur d Application Fonctionnalités de LabVIEW FPGA 2010 Nœud d intégration d IP - Importer directement des fichiers.xco de Xilinx ou vos propres VHDL
Plus en détailTransmission d informations sur le réseau électrique
Transmission d informations sur le réseau électrique Introduction Remarques Toutes les questions en italique devront être préparées par écrit avant la séance du TP. Les préparations seront ramassées en
Plus en détailDynamic Host Configuration Protocol
Dynamic Host Configuration Protocol 1 2 problèmes de gestion avec IP La Gestion des adresses IP Les adresses IP doivent être unique Nécessité d une liste d ordinateurs avec leurs adresses IP respectives
Plus en détail1 Mesure de la performance d un système temps réel : la gigue
TP TR ENSPS et MSTER 1 Travaux Pratiques Systèmes temps réel et embarqués ENSPS ISV et Master TP1 - Ordonnancement et communication inter-processus (IPC) Environnement de travail Un ordinateur dual-core
Plus en détailModule.NET 3 Les Assemblys.NET
Module.NET Chapitre 3 Les Assemblys.NET 2011/2012 Page 1 sur 13 Contenu Cours... 3 3.1 - Définition d un assembly.net... 3 3.2 - Private assembly ou assembly privé.... 3 3.3 - Shared assembly ou assembly
Plus en détailChapitre 2. Classes et objets
Chapitre 2: Classes et Objets 1/10 Chapitre 2 Classes et objets Chapitre 2: Classes et Objets 2/10 Approche Orientée Objet Idée de base de A.O.O. repose sur l'observation de la façon dont nous procédons
Plus en détailProgrammation par les Objets en Java
Programmation par les Objets en Java Najib TOUNSI Les classes en Java (TD 3) I. Notion de classe I.1 Classe, champs, méthodes, instanciation, this, private vs. public. Créer une classe Point (coordonnée
Plus en détailIntroduction à la programmation orientée objet, illustrée par le langage C++ Patrick Cégielski cegielski@u-pec.fr
Introduction à la programmation orientée objet, illustrée par le langage C++ Patrick Cégielski cegielski@u-pec.fr Mars 2002 Pour Irène et Marie Legal Notice Copyright c 2002 Patrick Cégielski Université
Plus en détailAlgorithme. Table des matières
1 Algorithme Table des matières 1 Codage 2 1.1 Système binaire.............................. 2 1.2 La numérotation de position en base décimale............ 2 1.3 La numérotation de position en base binaire..............
Plus en détailChap III : Les tableaux
Chap III : Les tableaux Dans cette partie, on va étudier quelques structures de données de base tels que : Les tableaux (vecteur et matrice) Les chaînes de caractères LA STRUCTURE DE TABLEAU Introduction
Plus en détailCours 1 : Qu est-ce que la programmation?
1/65 Introduction à la programmation Cours 1 : Qu est-ce que la programmation? Yann Régis-Gianas yrg@pps.univ-paris-diderot.fr Université Paris Diderot Paris 7 2/65 1. Sortez un appareil qui peut se rendre
Plus en détailREALISATION D UNE CALCULATRICE GRACE AU LOGICIEL CROCODILE CLIPS 3.
1 sur 6 REALISATION D UNE CALCULATRICE GRACE AU LOGICIEL CROCODILE CLIPS 3. OBJECTIF - PUBLIC - LOGICIEL - MATERIEL - METHODE - BIBLIOGRAPHIE - AVANTAGES - DIFFICULTES - AUTEUR DU DOCUMENT - LE DOCUMENT
Plus en détailPlan. Rappels sur Netflow v1 v8. Netflow v9. Collecteur UTC «IPFlow» Cisco IOS : Implémentation de Netflow IPv6
Netflow-IPv6 Plan Qu est-ce qu un flux principes de Netflow Rappels sur Netflow v1 v8 Netflow v9 Collecteur UTC «IPFlow» Cisco IOS : Implémentation de Netflow IPv6 2 Qu est-ce qu un flux principes de Netflow
Plus en détailTER Licence 3 Electronique des Télécoms Transmission GSM
Université de Savoie Module TER (Travaux d études et réalisation) TER Licence 3 Electronique des Télécoms Transmission GSM Note : L ensemble des documents du projet se trouve sur l espace étudiant du site
Plus en détail10 façons d optimiser votre réseau en toute sécurité
10 façons d optimiser votre réseau en toute sécurité Avec le service Application Intelligence and Control des pare-feu nouvelle génération SonicWALL et la série d accélération WAN (WXA) Table des matières
Plus en détailLe Multicast. A Guyancourt le 16-08-2012
Le Multicast A Guyancourt le 16-08-2012 Le MULTICAST Définition: On entend par Multicast le fait de communiquer simultanément avec un groupe d ordinateurs identifiés par une adresse spécifique (adresse
Plus en détailKL5121. Pour activer des sorties en fonction de la position d'un codeur
KL5121 Pour activer des sorties en fonction de la position d'un codeur VERSION : 1.0 / PH DATE : 07 Février 2006 Sommaire Ce manuel explique de manière pratique les étapes successives pour mettre en œuvre
Plus en détailas Architecture des Systèmes d Information
Plan Plan Programmation - Introduction - Nicolas Malandain March 14, 2005 Introduction à Java 1 Introduction Présentation Caractéristiques Le langage Java 2 Types et Variables Types simples Types complexes
Plus en détailIV- Comment fonctionne un ordinateur?
1 IV- Comment fonctionne un ordinateur? L ordinateur est une alliance du hardware (le matériel) et du software (les logiciels). Jusqu à présent, nous avons surtout vu l aspect «matériel», avec les interactions
Plus en détailDéveloppement d un logiciel de messagerie instantanée avec Dotnet (version simplifiée)
Développement d un logiciel de messagerie instantanée avec Dotnet (version simplifiée) Propriétés Description Intitulé long Formation concernée Matière Présentation Développement d un logiciel de messagerie
Plus en détailÉléments d informatique Cours 3 La programmation structurée en langage C L instruction de contrôle if
Éléments d informatique Cours 3 La programmation structurée en langage C L instruction de contrôle if Pierre Boudes 28 septembre 2011 This work is licensed under the Creative Commons Attribution-NonCommercial-ShareAlike
Plus en détailRéseaux M2 CCI SIRR. Introduction / Généralités
Réseaux M2 CCI SIRR Introduction / Généralités Isabelle Guérin Lassous Isabelle.Guerin-Lassous@ens-lyon.fr http://perso.ens-lyon.fr/isabelle.guerin-lassous 1 Objectifs Connaissances générales sur les réseaux
Plus en détailDE L ALGORITHME AU PROGRAMME INTRO AU LANGAGE C 51
DE L ALGORITHME AU PROGRAMME INTRO AU LANGAGE C 51 PLAN DU COURS Introduction au langage C Notions de compilation Variables, types, constantes, tableaux, opérateurs Entrées sorties de base Structures de
Plus en détailLicence Bio Informatique Année 2004-2005. Premiers pas. Exercice 1 Hello World parce qu il faut bien commencer par quelque chose...
Université Paris 7 Programmation Objet Licence Bio Informatique Année 2004-2005 TD n 1 - Correction Premiers pas Exercice 1 Hello World parce qu il faut bien commencer par quelque chose... 1. Enregistrez
Plus en détailUne introduction à Java
Une introduction à Java IFT 287 (Semaine 1) UNIVERSITÉ DE SHERBROOKE 1 Java - Historique Développé par Sun Microsystems en 1994 Inventeur James Gosling (canadien!) Objectif langage sûr (fortement typé)
Plus en détailTravaux pratiques. Compression en codage de Huffman. 1.3. Organisation d un projet de programmation
Université de Savoie Module ETRS711 Travaux pratiques Compression en codage de Huffman 1. Organisation du projet 1.1. Objectifs Le but de ce projet est d'écrire un programme permettant de compresser des
Plus en détailCréer une base de données vidéo sans programmation (avec Drupal)
Créer une base de données vidéo sans programmation (avec Drupal) 10.10.2013 Nicolas Bugnon (nicolas.bugnon@alliancesud.ch) Centre de documentation Alliance Sud www.alliancesud.ch Résultat de l atelier
Plus en détailUne méthode de conception de systèmes sur puce
École thématique ARCHI 05 Une méthode de conception de systèmes sur puce (de l intégration d applications) Frédéric PÉTROT Laboratoire TIMA Institut National Polytechnique de Grenoble Frédéric Pétrot/TIMA/INPG
Plus en détailMise en place d'un Réseau Privé Virtuel
Travaux Pratiques Trucs utiles : tail f /var/log/syslog pour tous les logs de la machine et notamment les cartes ethernet d'une machine. /etc/init.d/nom_du_démon (re)start pour le démarrer ou le redémarrer.
Plus en détailPour signifier qu'une classe fille hérite d'une classe mère, on utilise le mot clé extends class fille extends mère
L'héritage et le polymorphisme en Java Pour signifier qu'une classe fille hérite d'une classe mère, on utilise le mot clé extends class fille extends mère En java, toutes les classes sont dérivée de la
Plus en détail