ENSSAT EII2 Projet en conception de circuits intégrés dédiés

Dimension: px
Commencer à balayer dès la page:

Download "ENSSAT EII2 Projet en conception de circuits intégrés dédiés"

Transcription

1 ENSSAT EII Projet en conception de circuits intégrés dédiés Conception et réalisation d'une chaîne de communication numérique CDMA Conception sur ASIC en technologie ST.3um Prototypage sur FPGA Altera Stratix. Prise en main des outils Synopsys et ModelSim Le tutorial sur l'utilisation de Synopsys vous permettra de prendre en main les outils de synthèse logique à partir du langage VHDL (design_vision, dc_shell) et de simulation VHDL (vsim, vcom, vmap, vlib). Le texte du tutorial contient des questions sur la synthèse logique de composants basiques. Il est recommandé de les faire sérieusement comme application directe du cours.. Etude du cahier des charges pour la réalisation de l'asic La vue extérieure du circuit est donnée ci dessous. On dispose d'une horloge rapide à 8Mhz clk et d'un reset général asynchrone actif au niveau bas rstb. Le signal binaire data(n) arrive par un port d entrée. Les signaux d émission et de réception sont sortis sur les convertisseurs afin d être visualisés. Les différentes fréquences d échantillonnage sont gérées par le circuit et fournies au AD/DA par les broches ADclk, NADclk (NOT ADclk) et DAclk. Le cahier des charges fourni sera tout d'abord analysé puis découpé en blocs fonctionnels suivant un modèle synchrone, une partie de ce travail étant faite en TD. Plusieurs équipes par groupe devront se coordonner pour la réalisation du circuit en se partageant le travail : modulation/étalement, suréchantillonnage/filtrage FIR d émission, unité de traitement du FIR de réception, unité de contrôle du FIR de réception, unité mémoire (ROM/RAM) du FIR de réception, corrélateur/démodulateur, unité de contrôle globale, interfaces de communication. Cette découpe n est pas imposée. Les fichiers testbench de simulation VHDL des composants et de simulation du circuit peuvent également être réalisés par une ou plusieurs personnes de l équipe. On étudiera tout particulièrement les problèmes de synchronisation entre blocs (base de temps) ainsi que la gestion du codage des données dans les différentes unités de calcul. La détermination de la fréquence de fonctionnement (clk) maximale et de la fréquence

2 d échantillonnage (ADclk) maximale du circuit en fonction des paramètres est indispensable dans le rapport de projet. Ce projet est l occasion d apprendre à travailler en équipe. Pour qu une équipe fonctionne, il faut optimiser l efficacité de chacun, et faire en sorte que tout le monde participe à la conception et à la validation. Nommer un chef d équipe peut aider à un bon avancement. A vous de vous organiser au mieux! 3. Synthèse des blocs fonctionnels Chaque bloc devra être synthétisé, simulé pour être validé. Une simulation RTL du circuit sera effectuée ainsi qu une simulation au niveau portes. Pour cela, divers fichiers de simulation émulant le comportement de la mémoire ou des entrées/sorties vous seront fournis. Chaque personne (ou binôme) devra faire une simulation du circuit complet en utilisant les blocs conçus par les autres. Lors des deux dernières séances, le portage du circuit sur FPGA Altera sera réalisé. Il sera donc possible de vérifier le fonctionnement du circuit en mode réel sur une carte contenant un FPGA et des convertisseurs. 4. Evaluation du projet Ce projet fait l'objet d'une évaluation résultant d une note pratique sur la réalisation du projet intervenant dans la moyenne de l UC concernée. L'évaluation du projet se fera selon les deux critères suivants. Un rapport du travail réalisé respectant les règles de spécifications vues en cours et respectant le plan suivant : Introduction rapide, solution retenue (différences éventuelles avec la solution proposée), point d'avancement, problèmes rencontrés. Réponses aux questions sur les études à réaliser (section 5). Conception et analyse du circuit et des blocs du circuit. Chaque bloc doit être expliqué, conçu et simulé (niveaux RT et gate) pour valider son fonctionnement. Cette validation est importante car dans un tel circuit il est difficilement envisageable de valider l ensemble du circuit au niveau porte. Les performances temporelles de chaque bloc et de votre circuit (fréquence maximale) ainsi qu une estimation de la surface sont indispensables. Annexes du rapport, fournir tous les fichiers nécessaires à l'archivage du circuit. Vous indiquerez clairement le travail de chaque personne au sein de l équipe dans le rapport. Une évaluation individuelle du comportement pendant les heures de projet. Les points qui seront pris en compte pour la notation du projet sont approximativement les suivants : Attitude en projet : 4 pts ; Rapport, description du projet, présentation du travail : 5 pts ; Spécifications VHDL cohérentes : 4 pts ; Réponses aux questions posées : pts ; Simulations et validations : 3 pts ; Surfaces, timing, netlist : pts ; 5. Etudes à réaliser Une étude précise du synoptique global du circuit devra être faite. Chaque bloc doit être spécifié par ses entrées-sorties et son fonctionnement afin de pouvoir travailler en équipe, de manière autonome, en minimisant le nombre de modifications.

3 Une solution au problème du codage des nombres en virgule fixe devra être proposée. Les problèmes liés au débordement devront être traités. La fréquence maximale d horloge devra être donnée pour chaque bloc synchrone, puis pour le circuit global. Les mémoires RAM ou ROM peuvent être spécifiées de plusieurs façons en VHDL. Une étude précise de leur structure et de la surface de silicium occupée par celles-ci devra être faite. La spécification doit rester générique afin de pouvoir être synthétisée quelque soit N. Quelle est la fréquence d échantillonnage maximale que l on peut atteindre sur la carte FPGA Altera Stratix? Quelles solutions proposez vous pour accélérer les calculs et améliorer la fréquence d échantillonnage, voire atteindre la fréquence maximale des convertisseurs? 7. Planification du projet Tâche Tâche Tutorial Synopsys Définition système et interface, Répartition des tâches Codage, simulations, synthèse Simulation et synthèse globale Séance Séance Séance 3 Séance 4 Séance 5 Séance 6 Séance 7 Séance 8 Tâche 3 Tâche 4 Tâche Placement routage 5 Tableau : Planification du projet Commentaires sur le planning : Les tâches et sont très importantes, elles conditionnent le bon déroulement de l'ensemble du projet. Elles seront réalisées par l'équipe au complet. La tâche 3 verra chaque binôme de l'équipe travailler sur sa partie. Les deux premières séances sont dédiées à la spécification en VHDL synthétisable de votre bloc ainsi qu à sa simulation. La dernière séance doit vérifier que le bloc fonctionne après synthèse, et qu il s interface correctement avec l environnement. Enfin les tâches 4 et 5 seront précédées par une diffusion du travail de chaque personne vers l'équipe. Chaque personne (ou binôme) s'attachera ensuite à réaliser la simulation, la synthèse et le placement routage du système complet. Le projet est conçu pour tenir dans le temps prévu. Ce planning doit absolument être respecté pour y arriver. Si vous sentez que vous prenez du retard, n attendez pas la dernière séance pour le rattraper. Pensez qu en équipe votre retard pénalise l ensemble du projet. 8. Aides au projet Ce document se trouve à l adresse : Vous y trouverez également : les tutoriaux des outils de CAO utilisés, les programmes du cours et les transparents, les TD et TP ainsi que quelques corrections, les fichiers d aide à la réalisation du projet (fichiers de simulation, quelques exemples, fichiers de configuration), Bon projet!

4 Spécification détaillée de l'asic "CDMA" I Introduction L'ASIC "CDMA" est destiné à réaliser une chaîne de communication CDMA. La description des blocs est précisée dans les transparents fournis. La suite de ce document se concentre sur l implantation de ce filtre sur la carte FPGA Altera DSP Development Board (figure, spécification en annexe). Cette carte contient principalement un FPGA Altera Stratix EPS5, un convertisseur analogique/numérique bits (AD9433 Analog Devices), un convertisseur numérique/ analogique 4 bits (DAC94 Burr-Brown/Texas Instruments) et de la mémoire SRAM externe. Figure : Altera Stratix EPS5 DSP Development Board II Environnement du circuit L'ASIC "CDMA" sera implanté dans un composant FPGA Stratix EPS5 d Altera (figure 3). Il devra s'interfacer avec un convertisseur analogique/numérique bits (AD9433 Analog Devices, spécifications en annexe) qui lui communiquera les données nécessaires aux calculs par liaison parallèle, ainsi qu avec un convertisseur numérique/analogique 4 bits (DAC94 Burr- Brown/Texas Instruments, spécifications en annexe) à qui il communiquera les résultats du filtrage. Le synoptique de la carte est donné figure. La période d'horloge de fonctionnement sera déterminée en fonction des premiers résultats de synthèse du circuit, la contrainte de temps est liée à une fréquence d échantillonnage et au nombre de coefficients N du filtre.

5 Les fréquences d échantillonnage sont gérées par le circuit et fournies au AD/DA par les broches ADclk, NADclk (NOT ADclk) et DAclk. Figure : Synoptique de la carte Altera Stratix EPS5 DSP Figure 3 : Caractéristiques du FPGA Altera Stratix EPS5 III Organisation générale du circuit La vue extérieure du circuit est donnée figure 4. On dispose d'une horloge rapide clk et d'un reset général asynchrone actif au niveau bas rstb. Interfaces externes Figure 4 : Vue extérieure du circuit CDMA Signal d'horloge externe : clk Signal de reset général asynchrone (actif bas) : rstb Interface parallèle de sortie vers le CNA DAC94 : dout[3 :]=To_CNA[3 :] Horloge associée au CNA : DAclk Interface parallèle de sortie vers le CAN AD9433 : din[ :]=From_CAN[ :] Horloge associée au CAN : ADclk et NADclk

6 NADclk est le signal ADclk inversé Différentes horloges des blocs internes : Clk_Fe, Clk_Fc, Clk_Fs, Clk_BR Donnée binaire à transmettre : data Donnée binaire reçue après codage, transmission sur le canal et décodage : demodata Donnée numérique codée à transmettre via le CNA : To_CNA[3 :] Donnée numérique reçue après la transmission via le CAN : From_CAN[ :] Signal d erreur : error Principales fonctions Synchronisation du signal d entrée, modulation/étalement Suréchantillonnage/filtrage FIR d émission sous forme combinatoire Interfaces de communication parallèle avec les CAN/CNA Unité de traitement du FIR de réception en virgule fixe et double précision avec gestion du débordement si besoin Unité de contrôle dédiée au FIR de réception et spécifiée sous forme de machine d état Unité mémoire du FIR de réception, mémorisation interne des coefficients (ROM) et du signal (RAM) dont il faut gérer l évolution Corrélateur/démodulateur Unité de contrôle global IV Fonctions réalisées Fonctions d entrée sortie Le protocole de communication avec le CAN AD9433 suit le chronogramme de la figure 5. Le codage de données issues du CAN est le complément à deux. Figure 5 : Protocole de communication avec le CAN AD9433 Le protocole de communication avec le CNA DAC94 suit le chronogramme de la figure 6. Le codage de données à envoyer au CNA est un codage non signé. Une conversion est donc à réaliser au sein de l interface.

7 Figure 6 : Protocole de communication avec le CNA DAC94

8 Input Data (user ) Transmitted Data after modulation (Real Part) Transmitted Data after modulation (Imag Part)

9 Input Data (user ) Transmitted Data after modulation (Real Part) Transmitted Data after modulation (Imag Part)

10 Spreading Code (user ) Transmitted Data after spreading and modulation (Real Part) Transmitted Data after spreading and modulation (Imag Part) Transmitted Data after spreading and modulation (Real Part), first symbols Transmitted Data after spreading and modulation (Imag Part), first symbols

11 Spreading Code (user ) Transmitted Data after spreading and modulation (Real Part) Transmitted Data after spreading and modulation (Imag Part) Transmitted Data after spreading and modulation (Real Part), first symbols Transmitted Data after spreading and modulation (Imag Part), first symbols

12 Transmitted Data after modulation and oversampling (Real Part) Transmitted Data after modulation and oversampling (Imag Part) Transmitted Data after modulation and oversampling (Real Part), first symbols Transmitted Data after modulation and oversampling (Imag Part), first symbols

13 .3 Rx FIR coefficients Tx FIR coefficients Rx FIR coefficients (quantized) Tx FIR coefficients (quantized)

14 Transmitted Data after filtering (Real Part) Transmitted Data after filtering (Imag Part) Transmitted Data after filtering (Real Part), 4 first symbols Transmitted Data after filtering (Imag Part), 4 first symbols

15 3 Received Data (Real Part) Received Data (Imag Part) Received Data (Real Part), 4 first symbols Received Data (Imag Part), 4 first symbols

16 3 Received Data after filtering and downsampling (Real Part) Received Data after filtering and downsampling (Imag Part) Received Data after filtering and downsampling (Real Part), 4 first symbols Received Data after filtering and downsampling (Imag Part), 4 first symbols

17 Received Data after despreading (Real Part) Received Data after despreading (Imag Part) Demodulated Data

18 a FEATURES IF Sampling up to 35 MHz SNR = 67.5 db, f IN up to 5 MSPS SFDR = 83 dbc, f IN 7 5 MSPS SFDR = 7 dbc, f IN 5 5 MSPS V p-p Analog Input Range Option On-Chip Clock Duty Cycle Stabilization On-Chip Reference and Track/Hold SFDR Optimization Circuit Excellent Linearity: DNL =.5 LSB (Typ) INL =.5 LSB (Typ) 75 MHz Full Power Analog Bandwidth Power Dissipation =.35 W 5 MSPS Two s Complement or Offset Binary Data Format 5. V Analog Supply Operation.5 V to 3.3 V TTL/CMOS Outputs APPLICATIONS Cellular Infrastructure Communication Systems 3G Single and Multicarrier Receivers IF Sampling Schemes Wideband Carrier Frequency Systems Point to Point Radios LMDS, Wireless Broadband MMDS Base Station Units Cable Reverse Path Communications Test Equipment Radar and Satellite Ground Systems GENERAL INTRODUCTION The AD9433 is a -bit monolithic sampling analog-to-digital converter with an on-chip track-and-hold circuit and is designed for ease of use. The product operates up to 5 MSPS conversion rate and is optimized for outstanding dynamic performance in wideband and high IF carrier systems. The ADC requires a 5 V analog power supply and a differential encode clock for full performance operation. No external reference or driver components are required for many applications. The digital outputs are TTL/CMOS compatible and a separate output power supply pin supports interfacing with 3.3 V or.5 V logic. A user-selectable, on-chip proprietary circuit optimizes spuriousfree dynamic range (SFDR) versus signal-to-noise-and-distortion (SINAD) ratio performance for different input signal frequencies, providing as much as 83 dbc SFDR performance over the dc to 7 MHz band. -Bit, 5 MSPS/5 MSPS IF Sampling A/D Converter AD9433 V CC AIN AIN ENCODE ENCODE FUNCTIONAL BLOCK DIAGRAM T/H ENCODE TIMING GND AD9433 PIPELINE ADC REF OUT REF OUTPUT STAGING REF IN V DD D D DFS SFDR The encode clock supports either differential or single-ended input and is PECL-compatible. The output format is userselectable for binary or two s complement and provides an overrange (OR) signal. Fabricated on an advanced BiCMOS process, the AD9433 is available in a thermally enhanced 5-lead plastic quad flatpack specified over the industrial temperature range ( 4 C to +85 C) and is pin-compatible with the AD943. PRODUCT HIGHLIGHTS. IF Sampling The AD9433 maintains outstanding ac performance up to input frequencies of 35 MHz. Suitable for 3G Wideband Cellular IF sampling receivers.. Pin-Compatibility This ADC has the same footprint and pin layout as the AD943, -Bit 8/5 MSPS ADC. 3. SFDR Performance A user-selectable on-chip circuit optimizes SFDR performance as much at 85 dbc from dc to 7 MHz. 4. Sampling Rate At 5 MSPS, this ADC is ideally suited for current wireless and wired broadband applications such as LMDS/MMDS and cable reverse path. REV. Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. One Technology Way, P.O. Box 96, Norwood, MA 6-96, U.S.A. Tel: 78/ Fax: 78/ Analog Devices, Inc.,

19 AD9433 PIN FUNCTION DESCRIPTIONS Pin Number Mnemonic Function, 3, 4, 9,, 33, 34, 35, 38, 39, 4, GND Analog Ground 43, 48, 5, 5, 6,, 36, 37, 44, 47, 5 V CC Analog Supply (5 V) 7 ENCODE Encode Clock for ADC-Complementary 8 ENCODE Encode Clock for ADC-True (ADC samples on rising edge of ENCODE) 4 OR Out of Range Output 5, 5 3 D D Digital Output 3,, 3, 3 V DD Digital Output Power Supply (3 V),, 4, 3 DGND Digital Output Ground 4 DFS Data Format Select. Low = Two s Complement, High = Binary; Floats Low 4 SFDR MODE CMOS control pin that enables (SFDR MODE = ), a proprietary circuit that may improve the spurious free dynamic range (SFDR) performance of the AD9433. It is useful in applications where the dynamic range of the system is limited by discrete spurious frequency content caused by nonlinearities in the ADC transfer function. SFDR MODE = for normal operation; Floats Low. 45 VREFIN Reference Input for ADC (.5 V typical) 46 VREFOUT Internal Reference Output (.5 V typical); bypass with. µf to Ground 49 AIN Analog Input-True 5 AIN Analog Input-Complement PIN CONFIGURATION GND V CC GND 3 GND 4 V 5 CC V 6 CC ENCODE 7 ENCODE 8 GND 9 V CC GND DGND V 3 DD PIN IDENTIFIER AD9433BSQ TOP VIEW (Not to Scale) GND 38 GND 37 V CC 36 V CC 35 GND 34 GND 33 GND 3 V DD 3 DGND 3 D (LSB) 9 D 8 D 7 D3 OR (MSB) D D D9 D8 D7 D6 DGND V DD V DD DGND D5 D4 V CC GND AIN AIN GND V CC VREFOUT VREFIN V CC GND SFDR MODE DFS GND REV. 5

20 AD9433 SAMPLE N SAMPLE N SAMPLE N+9 SAMPLE N+ A IN SAMPLE N+ SAMPLE N+8 t A t EH t EL /f S ENCODE ENCODE t PD t V D D DATA N DATA N DATA N 9 DATA N DATA N DATA N DATA N+ Figure. AD9433 Timing Diagram EQUIVALENT CIRCUITS V DD V CC V CC 3.75k 3.75k D X AIN AIN VREFOUT 5k 5k Figure. Digital Output Figure 3. Analog Input Figure 4. Reference Output V CC V CC 8k 8k VREFIN ENCODE ENCODE 4k 4k Figure 5. Encode Inputs Figure 6. Reference Input REV. 7

21 DAC94 DAC94 DAC94 4-Bit, 65MSPS DIGITAL-TO-ANALOG CONVERTER SBAS95C MAY FEATURES SINGLE +5V OR +3V OPERATION HIGH SFDR: MHz Output at MSPS: 64dBc LOW GLITCH: 3pV-s LOW POWER: 7mW at +5V INTERNAL REFERENCE: Optional Ext. Reference Adjustable Full-Scale Range Multiplying Option DESCRIPTION The DAC94 is a high-speed, Digital-to-Analog Converter (DAC) offering a 4-bit resolution option within the family of highperformance converters. Featuring pin compatibility among family members, the DAC98, DAC9, and DAC9 provide a component selection option to an 8-, -, and -bit resolution, respectively. All models within this family of DACs support update rates in excess of 65MSPS with excellent dynamic performance, and are especially suited to fulfill the demands of a variety of applications. The advanced segmentation architecture of the DAC94 is optimized to provide a high Spurious-Free Dynamic Range (SFDR) for single-tone, as well as for multi-tone signals essential when used for the transmit signal path of communication systems. The DAC94 has a high impedance (kohm) current output with a nominal range of ma and an output compliance of up to.5v. The differential outputs allow for both a differential or single-ended analog signal interface. The close matching of the current outputs ensures superior dynamic performance in the differential configuration, which can be implemented with a transformer. Utilizing a small geometry CMOS process, the monolithic DAC94 can be operated on a wide, single-supply range of +.7V to +5.5V. Its low power consumption allows for use in portable and APPLICATIONS COMMUNICATION TRANSMIT CHANNELS WLL, Cellular Base Station Digital Microwave Links Cable Modems WAVEFORM GENERATION Direct Digital Synthesis (DDS) Arbitrary Waveform Generation (ARB) MEDICAL/ULTRASOUND HIGH-SPEED INSTRUMENTATION AND CONTROL VIDEO, DIGITAL TV battery-operated systems. Further optimization can be realized by lowering the output current with the adjustable full-scale option. For noncontinuous operation of the DAC94, a power-down mode results in only 45mW of standby power. The DAC94 comes with an integrated.4v bandgap reference and edge-triggered input latches, offering a complete converter solution. Both +3V and +5V CMOS logic families can be interfaced to the DAC94. The reference structure of the DAC94 allows for additional flexibility by utilizing the on-chip reference, or applying an external reference. The full-scale output current can be adjusted over a span of -ma, with one external resistor, while maintaining the specified dynamic performance. The DAC94 is available in SO-8 and TSSOP-8 packages. FSA REF IN INT/EXT +V A DAC94 +.4V Ref. BW Current Sources +V D Latches LSB Switches Segmented Switches 4-Bit Data Input AGND CLK D3...D DGND I OUT I OUT BYP PD Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet. PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters. Copyright, Texas Instruments Incorporated

22 PIN CONFIGURATION PIN DESCRIPTIONS Top View Bit Bit Bit 3 Bit 4 Bit 5 Bit 6 Bit 7 Bit 8 Bit 9 Bit Bit Bit Bit 3 Bit DAC SO, TSSOP CLK +V D DGND NC +V A BYP I OUT I OUT AGND BW FSA REF IN INT/EXT PD PIN DESIGNATOR DESCRIPTION Bit Data Bit (D3), MSB Bit Data Bit (D) 3 Bit 3 Data Bit 3 (D) 4 Bit 4 Data Bit 4 (D) 5 Bit 5 Data Bit 5 (D9) 6 Bit 6 Data Bit 6 (D8) 7 Bit 7 Data Bit 7 (D7) 8 Bit 8 Data Bit 8 (D6) 9 Bit 9 Data Bit 9 (D5) Bit Data Bit (D4) Bit Data Bit (D3) Bit Data Bit (D) 3 Bit 3 Data Bit 3 (D) 4 Bit 4 Data Bit 4 (D), LSB 5 PD Power Down, Control Input; Active HIGH. Contains internal pull-down circuit; may be left unconnected if not used. 6 INT/EXT Reference Select Pin; Internal ( = ) or External ( = ) Reference Operation 7 REF IN Reference Input/Ouput. See Applications section for further details. 8 FSA Full-Scale Output Adjust 9 BW Bandwidth/Noise Reduction Pin: Bypass with.µf to +V A for Optimum Performance. (Optional) AGND Analog Ground I OUT Complementary DAC Current Output I OUT DAC Current Output 3 BYP Bypass Node: Use.µF to AGND 4 +V A Analog Supply Voltage,.7V to 5.5V 5 NC No Internal Connection 6 DGND Digital Ground 7 +V D Digital Supply Voltage,.7V to 5.5V 8 CLK Clock Input TYPICAL CONNECTION CIRCUIT +5V +5V.µF () +V A BW +V D DAC94 I OUT : R SET FSA REF IN.µF Current Sources LSB Switches Segmented MSB Switches I OUT BYP.µF 5Ω pf () 5Ω pf () V OUT INT/EXT Latches PD +.4V Ref. 4-Bit Data Input AGND CLK D3...D DGND NOTE: () Optional components. 4 DAC94 SBAS95C

23 TIMING DIAGRAM t t CLOCK ts th D3 D Data Changes Stable Valid Data Data Changes tpd tset Iout or Iout SYMBOL DESCRIPTION MIN TYP MAX UNITS t Clock Pulse HIGH Time 3 ns t Clock Pulse LOW Time 3 ns t S Data Setup Time. ns t H Data Hold Time.5 ns t PD Propagation Delay Time ns t SET Output Settling Time to.% 3 ns DAC94 5 SBAS95C

HDL-32E & VLP-16 Interface Box

HDL-32E & VLP-16 Interface Box HDL-32E & VLP-16 Interface Box HDL-32E & VLP-16 Interface Box Using the HDL-32E & VLP-16 sensors with the Interface Box Caution! There is no internal polarity nor over voltage protection in the sensors;

Plus en détail

MAYA DESIGN CENTER. Grenoble-Paris-Toulouse-Valence-Aix en Provence-Sophia Antipolis

MAYA DESIGN CENTER. Grenoble-Paris-Toulouse-Valence-Aix en Provence-Sophia Antipolis MAYA DESIGN CENTER Grenoble-Paris-Toulouse-Valence-Aix en Provence-Sophia Antipolis Sommaire 1 ) Niveaux d intervention 2 ) Références projets 3 ) IT 4 ) Implantations 5 ) Références clients Niveaux d

Plus en détail

Compliance Sheet. Super Range 71. Product Description

Compliance Sheet. Super Range 71. Product Description Super Range 71 Model SR71-15 SR71-A SR71-C SR71-E SR71-X SR71-USB Product Description 802.11a/n, Mini PCI, 2x2 MIMO 802.11a/b/g/n, Mini PCI, 3x3 MIMO 802.11a/b/g/n, CardBus, 2x2 MIMO 802.11a/b/g/n, PCI

Plus en détail

Moteur DC: Comment faire varier sa vitesse?

Moteur DC: Comment faire varier sa vitesse? Moteur DC: Comment faire varier sa vitesse? Zone d'utilisation Moteur à excitation shunt Influence I e Petite perturbation : e.g. augmentation vitesse À partir de P : couple moteur P'' < couple résistant

Plus en détail

Etre capable de réaliser et simuler avec Quartus II un compteur en mode schématique Logiciels QuartusII Logique de base, architecture de FPGA

Etre capable de réaliser et simuler avec Quartus II un compteur en mode schématique Logiciels QuartusII Logique de base, architecture de FPGA Cyclone QuartusII design Cyclone Quartus base Quartus II - Schematic Objectif Moyens Préliminaire Théorie Matériel Durée Etre capable de réaliser et simuler avec Quartus II un compteur en mode schématique

Plus en détail

Cours VHDL - IV. L3-S6 - Université de Cergy-Pontoise. Laurent Rodriguez Benoît Miramond

Cours VHDL - IV. L3-S6 - Université de Cergy-Pontoise. Laurent Rodriguez Benoît Miramond Cours VHDL - IV L3-S6 - Université de Cergy-Pontoise Laurent Rodriguez Benoît Miramond Plan du cours I Historique de conception des circuits intégrés - HDL - Modèles de conceptions - VHDL - Les modèles

Plus en détail

Infotronique 2ème année Module MA3: Composants des systèmes temps réelr

Infotronique 2ème année Module MA3: Composants des systèmes temps réelr Infotronique 2ème année Module MA3: Composants des systèmes temps réelr 1) Méthodologie de conception 2) Outils de conception 3) La simulation et la vérification 1 Objectif Développement de système basé

Plus en détail

Cours 3 : Flot de concep6on et FPGA. Flot de concep6on. La synthèse 22/02/09. Architecture 2 Ensimag. Entrée : Descrip6on du circuit.

Cours 3 : Flot de concep6on et FPGA. Flot de concep6on. La synthèse 22/02/09. Architecture 2 Ensimag. Entrée : Descrip6on du circuit. Cours 3 : Flot de concep6on et FPGA Architecture 2 Ensimag Flot de concep6on Source : Spartan 3 Genera0on FPGA User Guide La synthèse Entrée : Descrip6on du circuit Schéma Langage de descrip6on (exemple

Plus en détail

Paxton. ins-20605. Net2 desktop reader USB

Paxton. ins-20605. Net2 desktop reader USB Paxton ins-20605 Net2 desktop reader USB 1 3 2 4 1 2 Desktop Reader The desktop reader is designed to sit next to the PC. It is used for adding tokens to a Net2 system and also for identifying lost cards.

Plus en détail

Rational Team Concert

Rational Team Concert Une gestion de projet agile avec Rational Team Concert Samira Bataouche Consultante, IBM Rational France 1 SCRUM en Bref Events Artifacts Development Team Source: Scrum Handbook 06 Décembre 2012 Agilité?

Plus en détail

AMESD-Puma2010-EFTS- Configuration-update-TEN (en-fr)

AMESD-Puma2010-EFTS- Configuration-update-TEN (en-fr) AMESD-Puma2010-EFTS- Configuration-update-TEN (en-fr) Doc.No. : EUM/OPS/TEN/13/706466 Issue : v3 Date : 7 May 2014 WBS : EUMETSAT Eumetsat-Allee 1, D-64295 Darmstadt, Germany Tel: +49 6151 807-7 Fax: +49

Plus en détail

Zenone, séries GI et GIS. Sources de courant programmables

Zenone, séries GI et GIS. Sources de courant programmables Zenone, séries GI et GIS. Sources de courant programmables Les séries GI et GIS sont des sources AC et AC+DC permettant de fournir des courants de quelques dizaines d ampères jusqu à quelques milliers

Plus en détail

ENSE3 - API/CSPI et Master Automatique - 2008/2009

ENSE3 - API/CSPI et Master Automatique - 2008/2009 ENSE3 - API/CSPI et Master Automatique - 28/29 DS Commande robuste - - 19 janvier 29 Nom Prénom Signature ATTENTION: Mettre votre nom et répondre directement sur les feuilles de l énoncé. Justifiez vos

Plus en détail

MÉTHODOLOGIE DE CONCEPTION DES CIRCUITS INTÉGRÉS DIGITAUX

MÉTHODOLOGIE DE CONCEPTION DES CIRCUITS INTÉGRÉS DIGITAUX MODULE: SYSTEMES NUMERIQUES COMPLEXES Cours 1 MÉTHODOLOGIE DE CONCEPTION DES CIRCUITS INTÉGRÉS DIGITAUX H.Boumeridja 1 Introduction Méthodologie de conception des circuits intégrés digitaux: approche descendante

Plus en détail

ISE Implementation. Du VHDL au Bitstream. Carte Digilent Nexys 2. Connexion USB entre la carte et le PC

ISE Implementation. Du VHDL au Bitstream. Carte Digilent Nexys 2. Connexion USB entre la carte et le PC ISE Implementation Du VHDL au Bitstream Carte Digilent Nexys 2 Connexion USB entre la carte et le PC Flot de Conception FPGA Cahier des charges / Spécifications 2 du composant Outil de Simulation Description

Plus en détail

Quick start. Pulsar ellipse 300/500/650/800/1200. Pulsar ellipse premium 500/650/800/1200

Quick start. Pulsar ellipse 300/500/650/800/1200. Pulsar ellipse premium 500/650/800/1200 Quick start Pulsar ellipse 300/500/650/800/1200 Pulsar ellipse premium 500/650/800/1200 Using the additional functions available on your Pulsar ellipse Utilisation des fonctions additionnelles de votre

Plus en détail

HYTEM http://www.hytem.net GENERATEUR SYNTHETISE GSM / DCS / PCS / UMTS / LTE / WIFI / WLAN

HYTEM http://www.hytem.net GENERATEUR SYNTHETISE GSM / DCS / PCS / UMTS / LTE / WIFI / WLAN http://www.hytem.net GENERATEUR SYNTHETISE GSM / DCS / PCS / UMTS / LTE / WIFI / WLAN CARACTERISTIQUES TECHNIQUES ET UTILISATION MAN 08-02-23 GARANTIE WARRANTY! La maintenance de cet appareil doit être

Plus en détail

Mode dʼemploi User guide

Mode dʼemploi User guide Mode dʼemploi User guide Urban Connexion Kit for Microsoft Surface Référence Urban Factory ICR32UF Introduction: Vous venez d acheter un kit de connexion Urban Factory pour Microsoft Surface, et nous vous

Plus en détail

A partir de ces différents matériels, l administrateur a déterminé huit configurations différentes. Il vous demande de les compléter.

A partir de ces différents matériels, l administrateur a déterminé huit configurations différentes. Il vous demande de les compléter. Exonet - Ressources mutualisées en réseau Description du thème Propriétés Intitulé long Formation concernée Présentation Modules Activités Compétences ; Savoir-faire Description Ressources mutualisées

Plus en détail

Institut national polytechnique de Lorraine école nationale supérieure d électricité et de mécanique ISA 2A. Compteur décimal. Electronique numérique

Institut national polytechnique de Lorraine école nationale supérieure d électricité et de mécanique ISA 2A. Compteur décimal. Electronique numérique Institut national polytechnique de Lorraine école nationale supérieure d électricité et de mécanique ISA 2A Compteur décimal Electronique numérique TP 1 Ghania Idiri Tomáš Novák 26 novembre 2007 1 Compteur

Plus en détail

Master4Light. Caractérisation Optique et Electrique des Sources Lumineuses. Equipement 2-en-1 : source de courant et spectrophotomètre

Master4Light. Caractérisation Optique et Electrique des Sources Lumineuses. Equipement 2-en-1 : source de courant et spectrophotomètre DSF-M4L-Rev2.0-04/12 Master4Light Equipement 2-en-1 : source de courant et spectrophotomètre Interface graphique logicielle, connexion USB Configuration personnalisable : laboratoire et in-situ http://www.majantys.com

Plus en détail

Monitor LRD. Table des matières

Monitor LRD. Table des matières Folio :1/6 Table des matières 1.Installation du logiciel... 3 2.Utilisation du logiciel... 3 2.1.Description de la fenêtre de commande... 3 2.1.1.Réglage des paramètres de communication... 4 2.1.2.Boutons

Plus en détail

DOCUMENTATION - FRANCAIS... 2

DOCUMENTATION - FRANCAIS... 2 DOCUMENTATION MODULE CATEGORIESTOPMENU MODULE CREE PAR PRESTACREA INDEX : DOCUMENTATION - FRANCAIS... 2 INSTALLATION... 2 CONFIGURATION... 2 LICENCE ET COPYRIGHT... 3 SUPPORT TECHNIQUE ET MISES A JOUR...

Plus en détail

Telephone ring amplifier and flasher User guide Indicateur d appel téléphonique Notice d utilisation T e l e p h o n e c a l l i n d i c a t o r

Telephone ring amplifier and flasher User guide Indicateur d appel téléphonique Notice d utilisation T e l e p h o n e c a l l i n d i c a t o r Telephone ring amplifier and flasher User guide Indicateur d appel téléphonique Notice d utilisation T e l e p h o n e c a l l i n d i c a t o r E/F DESCRIPTION Alarm mode switch Sélection du mode alarme

Plus en détail

Tutorial: Synthèse logique et vérification avec Design Compiler et ModelSim

Tutorial: Synthèse logique et vérification avec Design Compiler et ModelSim Tutorial: Synthèse logique et vérification avec Design Compiler et ModelSim Camille Leroux 1 Introduction Ce tutorial a pour objectif l apprentissage des outils de conception Design Compiler (Synopsys)

Plus en détail

NOTICE D UTILISATION Option USB 2-Ports USB FRANCAIS

NOTICE D UTILISATION Option USB 2-Ports USB FRANCAIS NOTICE D UTILISATION Option USB 2-Ports USB FRANCAIS Introduction Ce supplément vous informe de l utilisation de la fonction USB qui a été installée sur votre table de mixage. Disponible avec 2 ports USB

Plus en détail

Quick Start Guide Guide de démarrage rapide

Quick Start Guide Guide de démarrage rapide Platinum App Bridge Kit Trousse de pont pour App Platinum MC Quick Start Guide Guide de démarrage rapide 1 Check kit contents. Vérifier le contenu de la trousse. A B E CA DB E C D A B E C D A B E C D C

Plus en détail

Institut National des Sciences Appliquées de Toulouse 5 ème année Electronique et Systèmes Embarqués

Institut National des Sciences Appliquées de Toulouse 5 ème année Electronique et Systèmes Embarqués Institut National des Sciences Appliquées de Toulouse 5 ème année Electronique et Systèmes Embarqués Fiche technique Le Gyroscope Simon Bouvot Alexis Ferte

Plus en détail

Instructions pour mettre à jour un HFFv2 v1.x.yy v2.0.00

Instructions pour mettre à jour un HFFv2 v1.x.yy v2.0.00 Instructions pour mettre à jour un HFFv2 v1.x.yy v2.0.00 HFFv2 1. OBJET L accroissement de la taille de code sur la version 2.0.00 a nécessité une évolution du mapping de la flash. La conséquence de ce

Plus en détail

AMESD-Puma2010-EFTS- Configuration-update-TEN (en-fr)

AMESD-Puma2010-EFTS- Configuration-update-TEN (en-fr) AMESD-Puma2010-EFTS- Configuration-update-TEN (en-fr) Doc.No. : EUM/OPS/TEN/13/706466 Issue : v2 Date : 23 July 2013 WBS : EUMETSAT Eumetsat-Allee 1, D-64295 Darmstadt, Germany Tel: +49 6151 807-7 Fax:

Plus en détail

2 players Ages 8+ Note: Please keep these instructions for future reference. WARNING. CHOKING HAZARD. Small parts. Not for children under 3 years.

2 players Ages 8+ Note: Please keep these instructions for future reference. WARNING. CHOKING HAZARD. Small parts. Not for children under 3 years. Linja Game Rules 2 players Ages 8+ Published under license from FoxMind Games NV, by: FoxMind Games BV Stadhouderskade 125hs Amsterdam, The Netherlands Distribution in North America: FoxMind USA 2710 Thomes

Plus en détail

HYTEM http://www.hytem.net RECEPTEUR DE MESURE GSM / DCS / PCS / UMTS / LTE / WIFI / WLAN

HYTEM http://www.hytem.net RECEPTEUR DE MESURE GSM / DCS / PCS / UMTS / LTE / WIFI / WLAN http://www.hytem.net RECEPTEUR DE MESURE GSM / DCS / PCS / UMTS / LTE / WIFI / WLAN CARACTERISTIQUES TECHNIQUES ET UTILISATION MAN 08-02-24 GARANTIE WARRANTY! La maintenance de cet appareil doit être assurée

Plus en détail

ENGLISH FRANCAIS C14AE. 14 inputs board module Carte interface 14 entrées. The installer s choice cdvigroup.com

ENGLISH FRANCAIS C14AE. 14 inputs board module Carte interface 14 entrées. The installer s choice cdvigroup.com EN ENGLISH ANCAIS 4 inputs board module Carte interface 4 entrées The installer s choice INSTALLATI MANUAL 4 inputs board module EN ] PRODUCT PRESENTATI Compatible with TERENA and TELACCESS. DIN RAIL modular

Plus en détail

TP2 Synthèse d'un Générateur Basse Fréquence GBF

TP2 Synthèse d'un Générateur Basse Fréquence GBF Filière ELT 2 ème année TP2 Synthèse d'un Générateur Basse Fréquence GBF Le but final de ce TP est de réaliser un générateur basse-fréquence (GBF). Il doit être capable de produire un signal sinusoïdal,

Plus en détail

Cours : Analyse des Signaux ELE2700 Professeur M. Corinthios. Partie 1

Cours : Analyse des Signaux ELE2700 Professeur M. Corinthios. Partie 1 ÉCOLE POLYTECHNIQUE DE MONTRÉAL Cours : Analyse des Signaux ELE2700 Professeur M. Corinthios Département de Génie Électrique Séance 4-TP3 Partie 1 Introduction à la technologie STM32F407 pour le traitement

Plus en détail

Software Design Description

Software Design Description Software Design Description ABSTRACT: KEYWORDS: APPROVED: AUTHOR PROJECT MANAGER PRODUCT OWNER General information/recommendations A SDD provides a representation of a software system created to facilitate

Plus en détail

Sun ONE Application Server Platform Summary

Sun ONE Application Server Platform Summary Sun ONE Application Server Platform Summary Version 7, Update 3 Part Number 817-5602-10 February 2004 This document provides the specifics on supported platform components for the Sun Open Net Environment

Plus en détail

GEF 411A Théorie de Communication. Modulation. Partie V

GEF 411A Théorie de Communication. Modulation. Partie V ELG 4571 Systèmes de télécommunications GEF 411A Théorie de Communication GELE 4521 Télécommunications Modulation Partie V J.-Y. Chouinard/M. Hefnawi/Y. Bouslimani ELG-4571 Systèmes de télécommunications/gef

Plus en détail

TP Processeurs de Traitement du Signal

TP Processeurs de Traitement du Signal TP Processeurs de Traitement du Signal Nous allons étudier dans ce TP l'implantation d'algorithmes de traitement du signal dans le Processeur de Traitement du Signal TMS320C50 de Texas Instruments. Pour

Plus en détail

DOCUMENTATION - FRANCAIS... 2

DOCUMENTATION - FRANCAIS... 2 DOCUMENTATION MODULE SHOPDECORATION MODULE PRESTASHOP CREE PAR PRESTACREA INDEX : DOCUMENTATION - FRANCAIS... 2 INSTALLATION... 2 Installation automatique... 2 Installation manuelle... 2 Résolution des

Plus en détail

R/T RESULTS ON STANDARD DC-DC CONVERTER MODULES

R/T RESULTS ON STANDARD DC-DC CONVERTER MODULES R/T RESULTS ON STANDARD DC-DC CONVERTER MODULES ALCATEL SPACE INDUSTRIES- VALENCE L. GARRAUD - R. GRANJON SEMINAIRE CONVERTISSEURS DC-DC CNES JUIN 2002-1 INTRODUCTION KEY REQUIREMENTS FOR SPACE DC-DC converters.

Plus en détail

Outils EDA. Contenu présentation

Outils EDA. Contenu présentation Unité CSF Conception de systèmes numériques sur FPGA Outils EDA Etienne Messerli Mise à jour le 21 février 2012 CSF P1, Méthodologie, p 1 Contenu présentation Design flow VHDL Les outils EDA: catégorie,

Plus en détail

Présentation du logiciel de conception ALTERA : Quartus II. Version 0.01α. par J. WEISS

Présentation du logiciel de conception ALTERA : Quartus II. Version 0.01α. par J. WEISS 1 Présentation du logiciel de conception ALTERA : Quartus II Version 0.01α par J. WEISS Projet étudié...1 Cahier des charges...1 Analyse du sujet...2 Conception...2 Définition du projet...2 Déroulement

Plus en détail

Communication par bus SPI avec les capteurs de pression digitaux de la série HCE de Sensortechnics

Communication par bus SPI avec les capteurs de pression digitaux de la série HCE de Sensortechnics 1 INTRODUCTION 1.1 Capteurs de pression digitaux Les capteurs de pression digitaux utilisent un AIC interne pour la calibration digitale et la compensation en température et fournissent un signal de sortie

Plus en détail

Logitech Tablet Keyboard for Windows 8, Windows RT and Android 3.0+ Setup Guide Guide d installation

Logitech Tablet Keyboard for Windows 8, Windows RT and Android 3.0+ Setup Guide Guide d installation Logitech Tablet Keyboard for Windows 8, Windows RT and Android 3.0+ Setup Guide Guide d installation English.......................................... 3 Français.........................................

Plus en détail

Software and Hardware Datasheet / Fiche technique du logiciel et du matériel

Software and Hardware Datasheet / Fiche technique du logiciel et du matériel Software and Hardware Datasheet / Fiche technique du logiciel et du matériel 1 System requirements Windows Windows 98, ME, 2000, XP, Vista 32/64, Seven 1 Ghz CPU 512 MB RAM 150 MB free disk space 1 CD

Plus en détail

MODIFICATION ACCEPTANCE LETTER (MAL) FOR Approved Meters and Devices

MODIFICATION ACCEPTANCE LETTER (MAL) FOR Approved Meters and Devices Measurement Canada An Agency of Industry Canada Mesures Canada Un organisme d Industrie Canada Date: December 10, 2004 File number: AP-AG-04-0033 MODIFICATION ACCEPTANCE LETTER (MAL) FOR Approved Meters

Plus en détail

Autres termes clés (Other key terms)

Autres termes clés (Other key terms) Carve-out method Autres termes clés (Other key terms) Norme Rapports d assurance sur les contrôles d une société de services extérieurs (, Assurance Reports on Controls at a Third Party Service Organization)

Plus en détail

Routeur Barricade ADSL

Routeur Barricade ADSL Routeur Barricade ADSL Guide d'installation SMC7401BRA V1.0 Contenu du coffret Description du produit 1 routeur SMC7401BRA 1 CD-Rom contenant les drivers 1 Guide d'installation 1 câble USB (Type A / Type

Plus en détail

Publication IEC 61000-4-3 (Edition 3.0 2008) I-SH 01

Publication IEC 61000-4-3 (Edition 3.0 2008) I-SH 01 Publication IEC 61000-4-3 (Edition 3.0 2008) I-SH 01 Electromagnetic compatibility (EMC) Part 4-3: Testing and measurement techniques Radiated, radio-frequency, electromagnetic field immunity test INTERPRETATION

Plus en détail

Jamel NEBHEN. Post-doctorant, IM2NP, Marseille, France 10 Avril 2014

Jamel NEBHEN. Post-doctorant, IM2NP, Marseille, France 10 Avril 2014 Modélisation et conception flexible d interface A-N pour systèmes de communication à faible consommation: vers la radio intelligente verte Jamel NEBHEN Post-doctorant, IM2NP, Marseille, France 10 Avril

Plus en détail

The term IC before the radio certification number only signifies that Industry Canada technical specifications were met.

The term IC before the radio certification number only signifies that Industry Canada technical specifications were met. ENGLISH THE ALUMINUM CASING OF YOUR SIGNAL BOOSTER!! WILL ADJUST TO THE TEMPERATURE OF ITS ENVIRONMENT, BUT IS DESIGNED TO PROTECT THE SIGNAL BOOSTER TECHNOLOGY. FOR EXAMPLE, IN THE SUMMER, THE SIGNAL

Plus en détail

Echantillonnage MP* 14/15

Echantillonnage MP* 14/15 Echantillonnage MP* 14/15 1. Principe de l oscilloscope numérique L oscilloscope numérique est principalement constitué d un amplificateur analogique (sur chaque voie), d un convertisseur analogique-numérique

Plus en détail

Projet de master Laboratoire de Systèmes Microélectroniques (LSM), EPFL 23.02.07

Projet de master Laboratoire de Systèmes Microélectroniques (LSM), EPFL 23.02.07 Projet de master Laboratoire de Systèmes Microélectroniques (LSM), EPFL 23.02.07 Etudiant : François EMERY Superviseur : Alain VACHOUX Professeur : Yusuf LEBLEBICI Table des matières 1. Introduction...3

Plus en détail

OUTPUT VOLTAGE OUTPUT CURRENT FULL WAVE VDC FULL WAVE

OUTPUT VOLTAGE OUTPUT CURRENT FULL WAVE VDC FULL WAVE S/GRA/SGxxxxx/A/3/3/2 RELAIS STATIQUE MONOPHASE A COMMANDE PROPORTIONNELLE / RELAY WITH PROPORTIONAL CONTROL V / V / 4 2mA Ce relais possède une entrée analogique isolée du secteur permettant de faire

Plus en détail

1. Location. 2. Remove Mounting Base. 3. Installation to Wall. Quick Setup Guide 518_Q. Thermostat 518 03/13. Interior. Wall. 5 feet 1.5 m.

1. Location. 2. Remove Mounting Base. 3. Installation to Wall. Quick Setup Guide 518_Q. Thermostat 518 03/13. Interior. Wall. 5 feet 1.5 m. Thermostat 518 1. Location Quick Setup Guide Zoning 518_Q 03/13 Replaces: New Interior Wall 5 feet 1.5 m Exterior Wall 2. Remove Mounting Base 3. Installation to Wall Thermostat Front Thermostat Base Wall

Plus en détail

HARMONY 950. Setup Guide Guide d installation

HARMONY 950. Setup Guide Guide d installation HARMONY 950 Setup Guide Guide d installation Languages English.................... 3 Français................... 9 3 Package contents 1 3 2 4 1. Remote 2. Charging cradle 3. USB cable 4. AC Adapter 4

Plus en détail

Contrôleur VGA. Figure 1. Le port VGA sur la carte Nexys-3

Contrôleur VGA. Figure 1. Le port VGA sur la carte Nexys-3 Contrôleur VGA Un contrôleur VGA 1 est un composant qui contrôle 5 signaux de base pour afficher de la vidéo : - un signal de synchronisation horizontale HS - un signal de synchronisation verticale VS

Plus en détail

IPv6. Internet Control Message Protocol ICMPv6. Objectif: Comparer ICMPv4 avec ICMPv6

IPv6. Internet Control Message Protocol ICMPv6. Objectif: Comparer ICMPv4 avec ICMPv6 IPv6 Internet Control Message Protocol ICMPv6 Objectif: Comparer ICMPv4 avec ICMPv6 v.1b IPv6 Théorie et Pratique & Microsoft Introduction to IPv6 1 ICMPv6 (RFC 2463) Trois fonctions déjà présentes en

Plus en détail

CONCEPTION ET TEST DE CIs. 3. METHODES ET OUTILS DE CONCEPTION DES CIs

CONCEPTION ET TEST DE CIs. 3. METHODES ET OUTILS DE CONCEPTION DES CIs CONCEPTION ET TEST DE CIs 3. METHODES ET OUTILS DE CONCEPTION DES CIs 3.1 Introduction 3.2 Méthodologies de conception des ASICs 3.3 Conception des Circuits Programmables 3. METHODES ET OUTILS - Introduction

Plus en détail

Guide d'installation rapide. TK-217i 1.01

Guide d'installation rapide. TK-217i 1.01 Guide d'installation rapide TK-217i 1.01 Table of Contents Français 1 1. Avant de commencer 1 2. Procéder à l'installation 2 3. Fonctionnement 3 4. Utilisation de l'utilitaire KVM 4 Technical Specifications

Plus en détail

DOCUMENTATION MODULE FOOTERCUSTOM Module crée par Prestacrea

DOCUMENTATION MODULE FOOTERCUSTOM Module crée par Prestacrea DOCUMENTATION MODULE FOOTERCUSTOM Module crée par Prestacrea INDEX : DOCUMENTATION - FRANCAIS... 2 1. INSTALLATION... 2 2. CONFIGURATION... 2 3. LICENCE ET COPYRIGHT... 4 4. MISES A JOUR ET SUPPORT...

Plus en détail

Simulation de réseaux radio sous OPNET Modeler

Simulation de réseaux radio sous OPNET Modeler Simulation de réseaux radio sous OPNET Modeler ARC IRAMUS 19 Mai 2005 Fabrice Valois fabrice.valois@insa-lyon.fr Agenda Un peu de rappel sur la simulation Échéancier à temps discret Intervalles de confiance

Plus en détail

Réussir la Conception des FPGA Complexes.

Réussir la Conception des FPGA Complexes. ALSE - Sept 2001 Réussir la Conception des FPGA Complexes. -do it right, the first time- Bertrand CUZEAU Technical Manager - ALSE ASIC / FPGA Design Expert Doulos HDL Instructor (Verilog-VHDL) info@alse-fr.com

Plus en détail

isplever pour les nuls

isplever pour les nuls isplever pour les nuls G. D AQUINO ENSEIGNANT EN ELECTRONIQUE Sommaire 1 LOGICIEL...3 1.1 TELECHARCHER ISPLEVER... 3 1.2 OBTENIR UNE LICENCE.... 3 2 PROJET...4 2.1 DEMARRER ISPLEVER... 4 2.2 CREER UN PROJET...

Plus en détail

Étude des Corrélations entre Paramètres Statiques et Dynamiques des Convertisseurs Analogique-Numérique en vue d optimiser leur Flot de Test

Étude des Corrélations entre Paramètres Statiques et Dynamiques des Convertisseurs Analogique-Numérique en vue d optimiser leur Flot de Test 11 juillet 2003 Étude des Corrélations entre Paramètres Statiques et Dynamiques des Convertisseurs Analogique-Numérique en vue d optimiser leur Flot de Test Mariane Comte Plan 2 Introduction et objectif

Plus en détail

Flot de conception VLSI/FPGA Synopsys - ModelSim SE

Flot de conception VLSI/FPGA Synopsys - ModelSim SE Flot de conception VLSI/FPGA Synopsys - ModelSim SE Tutorial (version avril 2012) Olivier Sentieys, Hélène Dubois ENSSAT - Université de Rennes 1 sentieys@enssat.fr, dubois@enssat.fr 1- Introduction Sommaire

Plus en détail

6GEI420 Systèmes Digitaux. Laboratoire #6

6GEI420 Systèmes Digitaux. Laboratoire #6 6GEI420 Systèmes Digitaux Laboratoire #6 Conception de machines à états finis Hiver 2011 1. Objectifs Apprendre à concevoir des machines à états avec Quartus Se familiariser avec le protocole de communication

Plus en détail

Zelio S2020 va SR2COM01

Zelio S2020 va SR2COM01 A. Introduction : A. Introduction : Zelio S2020 va SR2COM01 Communication modem via l interface de communication SR2COM01 Modem communication through the modem communication interface SR2COM01 L objectif

Plus en détail

SmartTWOMC/TM Guide de commande Ordering Guide

SmartTWOMC/TM Guide de commande Ordering Guide SmartTWOMC/TM Guide de commande Ordering Guide Table des matières Liste des produits............................... 4 Configurations murales........................... 6 Configurations sur poteau.........................

Plus en détail

Sniffing et analyse de paquets

Sniffing et analyse de paquets 1 Outils Sniffing et analyse de paquets Analyser : http://analyzer.polito.it/install/default.htm RASPPPoE : http://user.cs.tu-berlin.de/~normanb/ 2 Prérequis DSLAM (Digital Subscriber Line Multiplexer)

Plus en détail

ELP 304 : Électronique Numérique. Cours 1 Introduction

ELP 304 : Électronique Numérique. Cours 1 Introduction ELP 304 : Électronique Numérique Cours 1 Introduction Catherine Douillard Dépt Électronique Les systèmes numériques : généralités (I) En électronique numérique, le codage des informations utilise deux

Plus en détail

AUTOMATIQUE Glossaire

AUTOMATIQUE Glossaire AUTOMATIQUE Glossaire J.J. Orteu 22 septembre 2005 Table des matières 1 Français Anglais 2 2 Anglais Français 5 1 1 Français Anglais Action dérivée Action intégrale Action proportionnelle Actionneur Amorti

Plus en détail

Raccordement LAN Ethernet VDSL

Raccordement LAN Ethernet VDSL 110VDSLEXT 110VDSLEXTGB 110VDSLEXTEU Manuel d Instruction Raccordement LAN Ethernet VDSL Ethernet VDSL 10/100 Kit d extension LAN avec Paire Unique de Câble Révision du Manuel:06/09/2011 Pour les informations

Plus en détail

APPENDIX 2. Provisions to be included in the contract between the Provider and the. Holder

APPENDIX 2. Provisions to be included in the contract between the Provider and the. Holder Page 1 APPENDIX 2 Provisions to be included in the contract between the Provider and the Obligations and rights of the Applicant / Holder Holder 1. The Applicant or Licensee acknowledges that it has read

Plus en détail

How to Login to Career Page

How to Login to Career Page How to Login to Career Page BASF Canada July 2013 To view this instruction manual in French, please scroll down to page 16 1 Job Postings How to Login/Create your Profile/Sign Up for Job Posting Notifications

Plus en détail

Editing and managing Systems engineering processes at Snecma

Editing and managing Systems engineering processes at Snecma Editing and managing Systems engineering processes at Snecma Atego workshop 2014-04-03 Ce document et les informations qu il contient sont la propriété de Ils ne doivent pas être copiés ni communiqués

Plus en détail

Électronique Numérique Avancée TP n 1 : Introduction au logiciel Xilinx ISE 9.2i: Saisie de schémas et flot de conception

Électronique Numérique Avancée TP n 1 : Introduction au logiciel Xilinx ISE 9.2i: Saisie de schémas et flot de conception Faculté des Sciences Département de physique Option : InfoTronique Électronique Numérique Avancée TP n 1 : Introduction au logiciel Xilinx ISE 9.2i: Saisie de schémas et flot de conception 1 Objectifs

Plus en détail

Guide d'installation rapide TFM-560X YO.13

Guide d'installation rapide TFM-560X YO.13 Guide d'installation rapide TFM-560X YO.13 Table of Contents Français 1 1. Avant de commencer 1 2. Procéder à l'installation 2 Troubleshooting 6 Version 06.08.2011 16. Select Install the software automatically

Plus en détail

Méthode ESAO. ESAO method. Poulie étagée électronique Electronic cone pulley. Ref : 453 109. Français p 1. English p 5.

Méthode ESAO. ESAO method. Poulie étagée électronique Electronic cone pulley. Ref : 453 109. Français p 1. English p 5. Méthode ESAO ESAO method Français p 1 English p 5 Poulie étagée électronique Electronic cone pulley Version : 6006 Méthode ESAO Poulie étagée électronique SOMMAIRE 1. Description 2 2. Caractéristiques

Plus en détail

Cisco Aironet 2.4-Ghz Articulated Dipole Antenna (AIR-ANT2422DW-R) Antenne dipôle articulée Cisco Aironet de 2,4 GHz (AIR-ANT2422DW-R)

Cisco Aironet 2.4-Ghz Articulated Dipole Antenna (AIR-ANT2422DW-R) Antenne dipôle articulée Cisco Aironet de 2,4 GHz (AIR-ANT2422DW-R) Cisco Aironet 2.4-Ghz Articulated Dipole Antenna (AIR-ANT2422DW-R) Antenne dipôle articulée Cisco Aironet de 2,4 GHz (AIR-ANT2422DW-R) 2 Overview ENGLISH Cisco Aironet 2.4-Ghz Articulated Dipole Antenna

Plus en détail

PLATEFORME DE PROTOTYPAGE ARDUINO

PLATEFORME DE PROTOTYPAGE ARDUINO PLATEFORME DE PROTOTYPAGE ARDUINO Collège Louis Lumière Classes de 3 e Y. Vojvoda CONNAISSANCES ET CAPACITES En classe de Troisième, l élève est placé dans des situations qui lui permettent de : - Prendre

Plus en détail

Conception des Systèmes Numériques et Mixtes

Conception des Systèmes Numériques et Mixtes Conception des Systèmes Numériques et Mixtes Daniela Dragomirescu 1,2, Michael Kraemer 1,2, Marie-Line Boy 3, Philippe Bourdeau d Aguerre 3 1 - Université de Toulouse : INSA Toulouse, 135 Av. de Rangueil

Plus en détail

Guide d'installation rapide TU-S9

Guide d'installation rapide TU-S9 Guide d'installation rapide TU-S9 V1 Table of Contents Français 1 1. Avant de commencer 1 2. Procéder à l'installation 2 Troubleshooting 7 Version 06.24.2010 1. Avant de commencer Contenu de l'emballage

Plus en détail

http://brevets-patents.ic.gc.ca/opic-cipo/cpd/eng/patent/2700469/summa...

http://brevets-patents.ic.gc.ca/opic-cipo/cpd/eng/patent/2700469/summa... Page 1 of 5 Home > CPD > Number Search > Patent Summary Canadian Patents Database Patent Summary (12) Patent Application: (11) CA 2700469 (54) English Title: CAPACITIVE PROBES AND SENSORS, AND APPLICATIONS

Plus en détail

Notice to Industry / Avis à l industrie

Notice to Industry / Avis à l industrie Therapeutic Products Directorate / Direction des produits thérapeutiques Holland Cross, Tower "B" /Holland Cross, tour "B" 6th Floor, 1600 Scott Street / 6ième étage, 1600, rue Scott Address locator: 3106B

Plus en détail

GRAPHIC STANDARDS MANUAL

GRAPHIC STANDARDS MANUAL GRAPHIC STANDARDS MANUAL CHARTE GRAPHIQUE This Graphic Standards Manual is aimed at the relays of the Europe Direct information network. They are members of a single family dedicated to the same aim: the

Plus en détail

BILL 9 PROJET DE LOI 9

BILL 9 PROJET DE LOI 9 Bill 9 Government Bill Projet de loi 9 Projet de loi du gouvernement 1 st Session, 40 th Legislature, Manitoba, 61 Elizabeth II, 2012 1 re session, 40 e législature, Manitoba, 61 Elizabeth II, 2012 BILL

Plus en détail

TP: Représentation des signaux binaires. 1 Simulation d un message binaire - Codage en ligne

TP: Représentation des signaux binaires. 1 Simulation d un message binaire - Codage en ligne Objectifs : Ce TP est relatif aux différentes méthodes de codage d une information binaire, et à la transmission en bande de base de cette information. Les grandes lignes de ce TP sont l étude des méthodes

Plus en détail

Catalogue des PFE 2013. CodinTek Park Technologique Elgazala 2088 Cité Technologique Elgazala Ariana

Catalogue des PFE 2013. CodinTek Park Technologique Elgazala 2088 Cité Technologique Elgazala Ariana Catalogue des PFE CodinTek Park Technologique Elgazala 2088 Cité Technologique Elgazala Ariana Présentation de la société CodinTek est une start-up Tunisienne spécialisée dans l innovation en traitement

Plus en détail

Architecture 68332 06/06/02 LE 68332

Architecture 68332 06/06/02 LE 68332 LE 68332 LE 68332...1 ELÉMENTS SUR LE MICROCONTRÔLEUR 68332...2 SYSTEM INTEGRATION MODULE (SIM)...2 QUEUED SERIAL MODULE (QSM)...3 TIME PROCESSOR UNIT (TPU)...3 IMPLANTATION MÉMOIRE :...4 MODULE SIM :

Plus en détail

SoC : Système on Chip. C est le concept d intégrer une fonction électronique dans un composant programmable.

SoC : Système on Chip. C est le concept d intégrer une fonction électronique dans un composant programmable. 0 Présentation du TP : Pré-requis : Durée estimée : Objectif : Avoir suivi les TP_description_schématic_compteur-FPGA et TP_compteur_VHDL_virtual_instruments-FPGA. Connaissance du langage C ANSI. 2 heures.

Plus en détail

Manuel d utilisation de Quartus II

Manuel d utilisation de Quartus II Manuel d utilisation de Quartus II 1- Présentation Ce document a pour but de vous initier à l utilisation du logiciel Quartus II de la société Altéra ; les informations que vous trouverez dans ce document

Plus en détail

Exercices sur SQL server 2000

Exercices sur SQL server 2000 Exercices sur SQL server 2000 La diagramme de classe : Exercices sur SQL server 2000 Le modèle relationnel correspondant : 1 Créer les tables Clic-droit on Tables et choisir «New Table» Créer la table

Plus en détail

MAT 2377 Solutions to the Mi-term

MAT 2377 Solutions to the Mi-term MAT 2377 Solutions to the Mi-term Tuesday June 16 15 Time: 70 minutes Student Number: Name: Professor M. Alvo This is an open book exam. Standard calculators are permitted. Answer all questions. Place

Plus en détail

Marque d'homologation: 10R - 04 13382 Approval mark:

Marque d'homologation: 10R - 04 13382 Approval mark: GRAND-DUCHÉ DE LUXEMBOURG Ministère du Développement durable et des Infrastructures Département des Transports L-2938 Luxembourg SOCIÉTÉ NATIONALE DE CERTIFICATION ET D'HOMOLOGATION s.à r.l. Registre de

Plus en détail

Le protocole AFDX/ARINC 664

Le protocole AFDX/ARINC 664 Le protocole AFDX/ARINC 664 Pascal Berthou berthou@laas.fr Antécédents Depuis l entrée en service de l A320 en 1998 La commande «fly-by-wire» s impose dans les nouvelles construction aéronautique. De nombreux

Plus en détail

Bluetooth Keyboard User s Guide

Bluetooth Keyboard User s Guide Fujitsu America, Inc. Bluetooth Keyboard User s Guide I N S T R U C T I O N S This Bluetooth keyboard is designed to allow you to interface with your Fujitsu mobile computer wirelessly and seamlessly.

Plus en détail

DOCUMENTATION MODULE BLOCKCATEGORIESCUSTOM Module crée par Prestacrea - Version : 2.0

DOCUMENTATION MODULE BLOCKCATEGORIESCUSTOM Module crée par Prestacrea - Version : 2.0 DOCUMENTATION MODULE BLOCKCATEGORIESCUSTOM Module crée par Prestacrea - Version : 2.0 INDEX : DOCUMENTATION - FRANCAIS... 2 1. INSTALLATION... 2 2. CONFIGURATION... 2 3. LICENCE ET COPYRIGHT... 3 4. MISES

Plus en détail

Fiche technique CPU 314SC/DPM (314-6CG13)

Fiche technique CPU 314SC/DPM (314-6CG13) Fiche technique CPU 314SC/DPM (3146CG13) Données techniques N de commande 3146CG13 Type CPU 314SC/DPM Information générale Note Caractéristiques SPEEDBus Technologie SPEED7 24 x DI, 16 x DO, 8 x DIO, 4

Plus en détail