Architecture des ordinateurs

Transcription

1 Un bus sur un circuit imprimé Architecture des ordinateurs 12 - Les bus Philippe Darche IUT Paris Descartes Année Philippe Darche 2 IUT Paris Descartes Le bus dans le modèle de von Neumann Un bus est un système d'interconnexion Philippe Darche 3 IUT Paris Descartes Philippe Darche 4 IUT Paris Descartes

2 Catégories Catégories Bus unidirectionnel un émetteur r récepteurs, r > 1 (multidrop) bus divergent pour diffusion de l information exemple : le bus d adresse Bus bidirectionnel (multipoint) e émetteur (e > 1) r récepteurs (r > 1) exemple : le bus de donnée problème de contention d accès arbitrage d accès nécessaire e émetteur (e > 1) 1 récepteurs bus convergent Philippe Darche 5 IUT Paris Descartes Philippe Darche 6 IUT Paris Descartes Type de communication L électronique de connexion Simultanée duplex intégral (full duplex) Alternée semi-intégral (half duplex) Fonction : éviter les court-circuits et une trop grosse charge électrique pour l émetteur utilisation de tampons électroniques (buffer) unidirectionnel et bidirectionnel (transceiver) sortie des tampons à trois états les classiques 0 et 1 et l état de haute impédance (Z) déconnexion de la sortie du bus Philippe Darche 7 IUT Paris Descartes Philippe Darche 8 IUT Paris Descartes

3 Les tampons électroniques en situation Lignes asymétrique et différentielle O V O V O V Philippe Darche 9 IUT Paris Descartes Philippe Darche 10 IUT Paris Descartes Liaison différentielle Protocole de communication Ensemble de conditions et d opérations à respecter dans un ordre strict Pour gérer l échange Description graphique possible ou textuel (langage) Philippe Darche 11 IUT Paris Descartes Philippe Darche 12 IUT Paris Descartes

4 Définition Caractéristiques principales Support de communication où il y a au moins deux éléments qui peuvent communiquer mais avec possibilité de connecter d'autres éléments ce qui exclut une liaison pointà-point (à priori) média partagé (sauf bus logique) risque de collision et goulot d étranglement Lieu de passage d'informations informations (au sens large) véhiculées donnée, code instruction ou adresse signaux de contrôle et d état Largeur : 1 (bus série) à m (> 1) bits (bus parallèle) 1, 4, 8, 16, 20, 32, etc. Nature des informations véhiculées bus dédié : contrôle, adresse, donnée rapide mais coûteux bus multiplexé économique mais lent Communication par cycle ou par paquet Débits binaires brut et utile (unité de base : bit/s) Synchrone ou asynchrone Protocole Sans oublier, ses caractéristiques électriques et mécaniques Philippe Darche 13 IUT Paris Descartes Philippe Darche 14 IUT Paris Descartes L unité de mesure du débit L arbitrage Le bit par seconde (b/s) ou l octet par seconde (o/s) Les multiples ( 10 k 3 ) le kilobit/s (kb/s) ou Kilooctet/s (ko/s ou kb/s) le mégabit/s (Mb/s) ou mégaoctet/s (Mo/s ou MB/s) le gigabit (Gb/s) ou gigaoctet/s (Go/s ou GB/s) le térabit (Tb/s) ou téraoctet/s (To/s ou TB/s) car reliés aux unités de fréquence (Hz) Un arbitrage pour l allocation de la ressource est nécessaire si plusieurs maîtres Politiques d arbitrage centralisée en général le CPU, maître des échanges ou un arbitre distribuée Notions de priorité fixe, tournante, première demandée première servie, etc. Philippe Darche 15 IUT Paris Descartes Philippe Darche 16 IUT Paris Descartes

5 Exemple d un arbitrage centralisé La hiérarchie de bus Isoler différents sous-ensembles pour accélérer les échanges Philippe Darche 17 IUT Paris Descartes Philippe Darche 18 IUT Paris Descartes Un contrôleur de bus évolué Classification Fonctions simples mémorisation temporaire (tampon ou cache) permutation d octets (byte swapping) Fonctions complexes assemblage/désassemblage de paquets transposition de protocole (protocol transition) Philippe Darche 19 IUT Paris Descartes Philippe Darche 20 IUT Paris Descartes

6 Le bus local Le bus local Sous-entendu local au CPU Intel Pentium II et Pro et Freescale PowerPC signaux du microprocesseur utilisés BSB (Back-Side Bus) et FSB (Front-Side Bus) origine du VESA Local Bus : connexion d une carte graphique appelée architecture DIB (Dual Independent Bus) par Intel processeur bus local chipset nord pour supprimer le goulot d étranglement des bus Von Neumann VESA Local Bus (VLB) tampon électronique cache processeur BSB FSB aujourd hui BSB et caches intégrés dans le CPU mémoire centrale contrôleur contrôleur Philippe Darche 21 IUT Paris Descartes Philippe Darche 22 IUT Paris Descartes Le bus mémoire Multiplication des canaux mémoire Appelé aussi canal mémoire Version tri-canaux Communication selon le type de mémoire par cycle SDRAM (Synchronous DRAM) par paquet Rambus Possibilité d accès par entrelacement si c (> 1) canaux ou voies bande passante quasiment augmentée d un facteur c Philippe Darche 23 IUT Paris Descartes Philippe Darche 24 IUT Paris Descartes

7 Mémoire entrelacée à 4 voies Le bus d extension Pour recevoir des cartes d interface d E/S (carte d extension) carte fille (daughterboard) connexion de contrôleurs d E/S facilite la configuration, la maintenance et l évolution d un système informatique Spécialisé dédié à une famille de CPU exemple : (E)ISA ((Extended Industry) Standard Architecture) ou générique exemple : PCI (Peripheral Component Interconnect) Philippe Darche 25 IUT Paris Descartes Philippe Darche 26 IUT Paris Descartes Une carte mère ancienne génération La carte prolongatrice Possibilité d utilisation d un prolongateur (riser) Philippe Darche 27 IUT Paris Descartes Philippe Darche 28 IUT Paris Descartes

8 La tendance actuelle Caractéristiques principales des bus PC Liaison série synchrone point-à-point différentielle Communication par paquet Insertion-remplacement à chaud (hot plugging-swapping) Qualité de service (QoS) Gestion des erreurs Un représentant : le PCI Express (PCI-E) Type PC ISA EISA MCA Extension MCA PCI Largeur (bits) /64 Horloge (MHz) 4,77 8,33 8,33 10 nc 0 à 33, 66 ou 133 Nombre de cycle min nc 1 Taux de transfert 2,4 8, / /264/533 (Mo/s) Remarque bus PC originel bus PC 16 bits bus AT bus PS/2 bus PS/2 PC actuel Philippe Darche 29 IUT Paris Descartes Philippe Darche 30 IUT Paris Descartes Comparaison de débits dans la famille PCI Le bus d E/S Mo/s Pour communiquer avec des périphériques Spécialisé dans une famille de périphériques uniquement pour unités de mémoire de masse parallèle : PATA (Parallel Advanced Technology Attachment) série : SATA (Serial ATA) ou générique parallèle : SCSI (Small Computer Systems Interface) série : USB (Universal Serial Bus) Philippe Darche 31 IUT Paris Descartes Philippe Darche 32 IUT Paris Descartes

9 Conclusion : le synoptique du PC Bibliographie [Giacomo 90] Joseph Di Giacomo : "Digital Bus Handbook". Mc Graw-Hill Book Company, Inc ISBN Chapitre 1 de [Darche 03] Philippe Darche : "Architecture des ordinateurs Interfaces et périphériques - Cours avec exercices corrigés". Editions Vuibert. Juin ISBN : Philippe Darche 33 IUT Paris Descartes Philippe Darche 34 IUT Paris Descartes