ELECINF 102 : Processeurs et Architectures Numériques
|
|
|
- Irène Robichaud
- il y a 7 ans
- Total affichages :
Transcription
1 ELECINF 102 : Processeurs et Architectures Numériques Le Nano processeur Tarik Graba tarik.graba@telecom-paristech.fr
2 Un Programme Un processeur exécute un programme : une suite d instructions sur un ensemble de données résultat précédent si le résultat est nul, passer à l'étape 6, sinon continuer 3. 3 * 4 4. résultat précédent ouvrir la fenêtre 6. résultat de l'étape passer à l'étape /40 ELECINF102 Tarik Graba
3 Un Programme Données Les opérandes 3,4,112, opérandes implicites Résultat précédent, résultat de l'étape 2, 3/40 ELECINF102 Tarik Graba
4 Un Programme Instructions Données Les opérandes 3,4,112, opérandes implicites Résultat précédent, résultat de l'étape 2, Opérations arithmétiques et logiques +,,,/, And, Or, Not, Xor, Les tests Si le résultat précédent est nul Les sauts Conditionné par un test : Si alors passer à l'étape 6 Non conditionné : Passer à l'étape instructions spéciales ouvrir la fenêtre, faire clignoter la LED, 3/40 ELECINF102 Tarik Graba
5 La mémoire Une table La position dans la table c est l adresse On ne peut lire ou modifier qu une seule case à la fois Chaque case contient un mot WRITE RAM ADDR[7 :0] D[7 :0] Q[7 :0] 4/40 ELECINF102 Tarik Graba
6 La mémoire mémoire asynchrone ADDR D 22 Q ram[67] 22 WRITE un bus d adresse la valeur sélectionnée apparait sur la sortie (Q) La donnée à écrire est présentée dur l entrée (D) Un signal (WRITE) pour indiquer qu on modifie la valeur 5/40 ELECINF102 Tarik Graba
7 Le Système Le système est composé : d un processeur d une RAM (256 mots de 8 bits 8 bits d adresse) d un périphérique (le buzzer) CLK RESET Processeur WRITE ADDR[7 :0] RAM D[7 :0] Q[7 :0] Buzzer 6/40 ELECINF102 Tarik Graba
8 1 e étape : Automate linéaire basique Deux instructions : Code Instruction addition soustraction Structure linéaire de la mémoire adresse type du mot stocké exemple 0 instruction + 1 donnée (premier opérande) 3 2 donnée (deuxième opérande) 4 3 donnée (résultat) X 4 instruction - 5 donnée (premier opérande) 12 6 donnée (deuxième opérande) 8 7 donnée (résultat) X 7/40 ELECINF102 Tarik Graba
9 1 e étape : Automate linéaire basique Deux instructions : Code Instruction addition soustraction Structure linéaire de la mémoire adresse type du mot stocké exemple 0 instruction + 1 donnée (premier opérande) 3 2 donnée (deuxième opérande) 4 3 donnée (résultat) 7 4 instruction - 5 donnée (premier opérande) 12 6 donnée (deuxième opérande) 8 7 donnée (résultat) 4 7/40 ELECINF102 Tarik Graba
10 Organisation du programme en mémoire Attention La mémoire contient le programme et les données Les données et les instructions sont imbriquées et non différenciées La valeur de l instruction La valeur de la donnée adresse donnée /40 ELECINF102 Tarik Graba
11 1 e étape : Automate linéaire basique Proposez une architecture, i.e. comment construire ce processeur? 9/40 ELECINF102 Tarik Graba
12 1 e étape : Automate linéaire basique l architecture Un compteur programme 10/40 ELECINF102 Tarik Graba
13 1 e étape : Automate linéaire basique l architecture Un compteur programme Un additionneur-soustracteur 10/40 ELECINF102 Tarik Graba
14 1 e étape : Automate linéaire basique l architecture Un compteur programme Un additionneur-soustracteur Un registre pour l instruction 10/40 ELECINF102 Tarik Graba
15 1 e étape : Automate linéaire basique l architecture Un compteur programme Un additionneur-soustracteur Un registre pour l instruction Un registre pour chaque opérande 10/40 ELECINF102 Tarik Graba
16 1 e étape : Automate linéaire basique l architecture Un compteur programme Un additionneur-soustracteur Un registre pour l instruction Un registre pour chaque opérande Un contrôleur Q[7 :0] Load_I Load_op1 Load_op2 +1 I Op1 Op2 CTRL +/ Load_I Load_op1 Load_op2 ADDR D[7 :0] WRITE 10/40 ELECINF102 Tarik Graba
17 1 e étape : Automate linéaire basique Comment se séquencent les opérations? adresse type du mot stocké exemple 0 instruction + 1 donnée (premier opérande) 3 2 donnée (deuxième opérande) 4 3 donnée (résultat) X 4 instruction - 5 donnée (premier opérande) 12 6 donnée (deuxième opérande) 8 7 donnée (résultat) X 11/40 ELECINF102 Tarik Graba
18 1 e étape : Automate linéaire basique Chronogramme CLK CYCLE IF OP1F OP2F WR IF ADDR Q 0x x6 WRITE Load_I Load_OP1 Load_OP2 I D 7 0x4 Op1 3 Op2 4 12/40 ELECINF102 Tarik Graba
19 1 e étape : Automate linéaire basique Chronogramme CLK CYCLE IF OP1F OP2F WR IF ADDR Q 0x x6 WRITE Load_I Load_OP1 Load_OP2 I D 7 ADD Op1 3 Op2 4 12/40 ELECINF102 Tarik Graba
20 1 e étape : Automate linéaire basique le contrôleur OP1F load_op1 IF load_i OP2F load_op2 WR WRITE 13/40 ELECINF102 Tarik Graba
21 1 e étape : Automate linéaire basique le contrôleur OP1F load_op1 IF load_i OP2F load_op2 WR WRITE Les 2 bits de poids faible de l adresse permettent de différencier les états. 13/40 ELECINF102 Tarik Graba
22 1 e étape : Automate linéaire basique Récapitulons l architecture le contrôleur +1 ADDR OP1F load_op1 Q[7 :0] Load_I Load_op1 Load_op2 I Op1 Op2 +/ D[7 :0] IF load_i OP2F load_op2 CTRL Load_I Load_op1 Load_op2 WRITE WR WRITE 14/40 ELECINF102 Tarik Graba
23 2 e étape : Automate avec accumulateur Comment chaîner des calculs ( )? 15/40 ELECINF102 Tarik Graba
24 2 e étape : Automate avec accumulateur Comment chaîner des calculs ( )? Mémoriser les résultats intermédiaires : 15/40 ELECINF102 Tarik Graba
25 2 e étape : Automate avec accumulateur Comment chaîner des calculs ( )? Mémoriser les résultats intermédiaires : Ajouter un registre pour garder le dernier résultat 15/40 ELECINF102 Tarik Graba
26 2 e étape : Automate avec accumulateur Comment chaîner des calculs ( )? Mémoriser les résultats intermédiaires : Ajouter un registre pour garder le dernier résultat Toutes les instructions agissent sur un élément venant de la mémoire et le registre qui contient le résultat précédent 15/40 ELECINF102 Tarik Graba
27 2 e étape : Automate avec accumulateur Comment chaîner des calculs ( )? Mémoriser les résultats intermédiaires : Ajouter un registre pour garder le dernier résultat Toutes les instructions agissent sur un élément venant de la mémoire et le registre qui contient le résultat précédent Ajouter des instructions de chargement et enregistrement en RAM de ce registre 15/40 ELECINF102 Tarik Graba
28 2 e étape : Automate avec accumulateur Comment chaîner des calculs ( )? Mémoriser les résultats intermédiaires : Ajouter un registre pour garder le dernier résultat Toutes les instructions agissent sur un élément venant de la mémoire et le registre qui contient le résultat précédent Ajouter des instructions de chargement et enregistrement en RAM de ce registre Ce registre est appelé accumulateur 15/40 ELECINF102 Tarik Graba
29 2 e étape : Automate avec accumulateur Ajouter de nouvelles instructions code (binaire 8 bits) instruction XOR AND OR addition soustraction load store 16/40 ELECINF102 Tarik Graba
30 2 e étape : Automate avec accumulateur Nouvelle structure du programme adresse type du mot stocké exemple 0 instruction load 1 donnée 3 2 instruction + 3 donnée 4 4 instruction - 5 donnée 1 6 instruction store 7 donnée X 17/40 ELECINF102 Tarik Graba
31 2 e étape : Automate avec accumulateur Nouvelle structure du programme adresse type du mot stocké exemple 0 instruction load 1 donnée 3 2 instruction + 3 donnée 4 4 instruction - 5 donnée 1 6 instruction store 7 donnée 6 17/40 ELECINF102 Tarik Graba
32 2 e étape : Automate avec accumulateur Modifiez l architecture précédente Quels éléments faut il ajouter ou supprimer? 18/40 ELECINF102 Tarik Graba
33 2 e étape : Automate avec accumulateur l architecture Un compteur programme 19/40 ELECINF102 Tarik Graba
34 2 e étape : Automate avec accumulateur l architecture Un compteur programme Une ALU (add, sub, or, and, xor) 19/40 ELECINF102 Tarik Graba
35 2 e étape : Automate avec accumulateur l architecture Un compteur programme Une ALU (add, sub, or, and, xor) Un registre pour l instruction 19/40 ELECINF102 Tarik Graba
36 2 e étape : Automate avec accumulateur l architecture Un compteur programme Une ALU (add, sub, or, and, xor) Un registre pour l instruction Un registre pour l accumulateur La possibilité de choisir l entrée de ce registre 19/40 ELECINF102 Tarik Graba
37 2 e étape : Automate avec accumulateur l architecture Un compteur programme +1 ADDR Une ALU (add, sub, or, and, xor) Q[7 :0] I Load_I I Sel_Acc Load_Acc I Un registre pour l instruction Un registre pour l accumulateur La possibilité de choisir l entrée de ce registre Un contrôleur ALU CTRL 1 0 Acc Load_I Load_Acc Sel_Acc D[7 :0] WRITE 19/40 ELECINF102 Tarik Graba
38 2 e étape : Automate avec accumulateur Comment se séquencent les opérations? adresse type du mot stocké exemple 0 instruction load 1 donnée 3 2 instruction + 3 donnée 4 4 instruction - 5 donnée 1 6 instruction store 7 donnée X 20/40 ELECINF102 Tarik Graba
39 2 e étape : Automate avec accumulateur Chronogramme CLK CYCLE IF DF IF DF IF DF IF DF ADDR Load_I I 0xA 0x4 0x6 0xB Load_Acc Sel_Acc Acc/D WRITE Q 0xA 3 0x4 4 0x6 1 0xB 6 21/40 ELECINF102 Tarik Graba
40 2 e étape : Automate avec accumulateur Chronogramme CLK CYCLE IF DF IF DF IF DF IF DF ADDR Load_I I load add sub store Load_Acc Sel_Acc Acc/D WRITE Q load 3 add 4 sub 1 store 6 21/40 ELECINF102 Tarik Graba
41 2 e étape : Automate avec accumulateur le contrôleur IF Load_I DF 22/40 ELECINF102 Tarik Graba
42 2 e étape : Automate avec accumulateur le contrôleur IF Load_I DF Le bit de poids faible de l adresse permet de différencier les états. Sel_Acc = ( I = load ) Load_Acc = ( I store ) && ( Etat = DF ) WRITE = ( I = store ) && ( Etat = DF ) 22/40 ELECINF102 Tarik Graba
43 2 e étape : Automate avec accumulateur Récapitulons l architecture le contrôleur +1 ADDR Q[7 :0] I Load_I ALU I I Sel_Acc Load_Acc 1 Acc 0 D[7 :0] IF Load_I DF CTRL Load_I Load_Acc Sel_Acc WRITE Sel_Acc = ( I = load ) Load_Acc = ( I store ) && ( Etat = DF ) WRITE = ( I = store ) && ( Etat = DF ) 23/40 ELECINF102 Tarik Graba
44 3 e étape : Automate avec accumulateur et indirection Si on veut : Utiliser le même code sur des données différentes Utiliser les mêmes données avec des codes différents Utiliser le code sur des données générées par le code (on ne les connaît pas au chargement du programme en RAM) 24/40 ELECINF102 Tarik Graba
45 3 e étape : Automate avec accumulateur et indirection Si on veut : Utiliser le même code sur des données différentes Utiliser les mêmes données avec des codes différents Utiliser le code sur des données générées par le code (on ne les connaît pas au chargement du programme en RAM) On doit : Modifier les instructions de façon à avoir le code de l instruction suivi de l adresse de l opérande (plutôt que sa valeur). 24/40 ELECINF102 Tarik Graba
46 3 e étape : Automate avec accumulateur et indirection adresse type du mot stocké exemple zone 0 instruction load 1 adresse de l opérande instruction + 3 adresse de l opérande instruction store 5 adresse de l opérande instruction load zone de code 7 adresse de l opérande instruction - 9 adresse de l opérande instruction store 11 adresse de l opérande donnée donnée donnée 1 zone de données 103 donnée X 104 donnée X 25/40 ELECINF102 Tarik Graba
47 3 e étape : Automate avec accumulateur et indirection adresse type du mot stocké exemple zone 0 instruction load 1 adresse de l opérande instruction + 3 adresse de l opérande instruction store 5 adresse de l opérande instruction load zone de code 7 adresse de l opérande instruction - 9 adresse de l opérande instruction store 11 adresse de l opérande donnée donnée donnée 1 zone de données 103 donnée donnée X 25/40 ELECINF102 Tarik Graba
48 3 e étape : Automate avec accumulateur et indirection adresse type du mot stocké exemple zone 0 instruction load 1 adresse de l opérande instruction + 3 adresse de l opérande instruction store 5 adresse de l opérande instruction load zone de code 7 adresse de l opérande instruction - 9 adresse de l opérande instruction store 11 adresse de l opérande donnée donnée donnée 1 zone de données 103 donnée donnée 2 25/40 ELECINF102 Tarik Graba
49 3 e étape : Automate avec accumulateur et indirection Modifiez l architecture précédente Quels éléments faut il ajouter ou supprimer? 26/40 ELECINF102 Tarik Graba
50 l architecture 3 e étape : Automate avec accumulateur et indirection Un compteur programme 27/40 ELECINF102 Tarik Graba
51 l architecture 3 e étape : Automate avec accumulateur et indirection Un compteur programme Une ALU 27/40 ELECINF102 Tarik Graba
52 l architecture 3 e étape : Automate avec accumulateur et indirection Un compteur programme Une ALU Un registre pour l instruction 27/40 ELECINF102 Tarik Graba
53 l architecture 3 e étape : Automate avec accumulateur et indirection Un compteur programme Une ALU Un registre pour l instruction Un registre pour l adresse des données La possibilité de choisir quelle adresse présenter 27/40 ELECINF102 Tarik Graba
54 l architecture 3 e étape : Automate avec accumulateur et indirection Sel_Addr Un compteur programme Une ALU Inc_PC PC Addr 0 1 ADDR Un registre pour l instruction Un registre pour l adresse des données La possibilité de choisir quelle adresse présenter Un registre pour l accumulateur Q[7 :0] I Load_I ALU CTRL I Sel_Acc Load_Acc 1 0 Acc Inc_PC Sel_Addr Load_I Load_Acc Sel_Acc I D[7 :0] WRITE Un contrôleur 27/40 ELECINF102 Tarik Graba
55 3 e étape : Automate avec accumulateur et indirection 0 load store load store X 104 X 28/40 ELECINF102 Tarik Graba
56 3 e étape : Automate avec accumulateur et indirection CLK CYCLE IF AF EX IF AF EX IF AF EX ADDR Inc_PC Sel_Addr Load_I Load_Acc Sel_Acc I load add store Acc 3 7 WRITE Q load add store /40 ELECINF102 Tarik Graba
57 3 e étape : Automate avec accumulateur et indirection CLK CYCLE IF AF EX IF AF EX IF AF EX ADDR Inc_PC Sel_Addr Load_I Load_Acc Sel_Acc I load add store Acc 3 7 WRITE Q load add store /40 ELECINF102 Tarik Graba
58 3 e étape : Automate avec accumulateur et indirection AF Inc_PC IF load_i EX Sel_Add Inc_PC 30/40 ELECINF102 Tarik Graba
59 3 e étape : Automate avec accumulateur et indirection AF Inc_PC IF load_i EX Sel_Add Inc_PC L adresse ne peut pas être utilisée, il faut un compteur modulo 3 en plus. Inc_PC = Etat EX Sel_Acc = (I = load) Load_Acc = (I store) && (Etat = Ex) WRITE = (I = store) && (Etat = Ex) Sel_Add = Etat = Ex 30/40 ELECINF102 Tarik Graba
60 3 e étape : Automate avec accumulateur et indirection l architecture le contrôleur Inc_PC PC Sel_Addr 0 ADDR AF Inc_PC Addr 1 Q[7 :0] I Load_I I I Sel_Acc Load_Acc IF load_i EX Sel_Add ALU 1 0 Acc D[7 :0] Inc_PC Inc_PC CTRL Sel_Addr Load_I Load_Acc Sel_Acc WRITE Inc_PC = Etat EX Sel_Acc = (I = load) Load_Acc = (I store) && (Etat = Ex) WRITE = (I = store) && (Etat = Ex) Sel_Add = Etat = Ex 31/40 ELECINF102 Tarik Graba
61 4 e étape : Processeur complet Si on veut : Exécuter les parties de code de façon conditionnelle Organiser le code en fonctions réutilisables 32/40 ELECINF102 Tarik Graba
62 4 e étape : Processeur complet Si on veut : Exécuter les parties de code de façon conditionnelle Organiser le code en fonctions réutilisables On doit Ajouter des instructions de saut Ajouter des indicateurs pour les tests 32/40 ELECINF102 Tarik Graba
63 4 e étape : Processeur complet code (binaire 8 bits) instruction effet NOP Rien XOR Acc = Acc XOR (AD) AND Acc = Acc AND (AD) OR Acc = Acc OR (AD) ADD Acc = Acc + (AD) ADC Acc = Acc + (AD) + C SUB Acc = Acc - (AD) SBC Acc = Acc - (AD) - C ROL Acc = {Acc[6 :0], Acc[7]} ROR Acc = {Acc[0], Acc[7 :1] } LDA Acc = (AD) STA (AD) = Acc JMP PC = AD JNC PC = AD si C= JNZ PC = AD si Z=0 33/40 ELECINF102 Tarik Graba
64 4 e étape : Processeur complet Modifiez l architecture précédente Quels éléments faut il ajouter ou supprimer? 34/40 ELECINF102 Tarik Graba
65 l architecture 4 e étape : Processeur complet Un compteur programme qu on peut modifier 35/40 ELECINF102 Tarik Graba
66 l architecture 4 e étape : Processeur complet Un compteur programme qu on peut modifier Une ALU avec des indicateurs (flags) 35/40 ELECINF102 Tarik Graba
67 l architecture 4 e étape : Processeur complet Un compteur programme qu on peut modifier Une ALU avec des indicateurs (flags) Un registre pour l instruction 35/40 ELECINF102 Tarik Graba
68 l architecture 4 e étape : Processeur complet Un compteur programme qu on peut modifier Une ALU avec des indicateurs (flags) Un registre pour l instruction Un registre pour l adresse des données La possibilité de choisir quelle adresse présenter 35/40 ELECINF102 Tarik Graba
69 l architecture 4 e étape : Processeur complet Un compteur programme qu on peut modifier Une ALU avec des indicateurs (flags) Un registre pour l instruction Q[7 :0] Inc_PC EX Load_PC PC 0 Addr 1 Load_I I I I Load_Acc Sel_Acc ADDR Un registre pour l adresse des données ALU 1 0 Acc Z C D[7 :0] La possibilité de choisir quelle adresse présenter Un registre pour l accumulateur et les flags CTRL Inc_PC Load_PC EX Load_AZC Load_I WRITE Un contrôleur 35/40 ELECINF102 Tarik Graba
70 4 e étape : Processeur complet Chronogramme CLK CYCLE IF AF EX ADDR PC PC+1 ADD Q Inst. ADD (AD) load_i load_add load_pc Sel_Add load_azc WRITE Inc_PC Si I == JMP, C, Z Si opération Si STA 36/40 ELECINF102 Tarik Graba
71 4 e étape : Processeur complet le contrôleur AF Inc_PC IF load_i EX Sel_Add Inc_PC Sel_AZC = (I = LDA ) Load_AZC = (I (STA, JMP, NOP) && (Etat = Ex) WRITE = (I = STA) && (Etat = Ex) Load_PC = (I=JMP (I=JNZ && Z=0) (I=JNC && C=0)) && (Etat = AF) 37/40 ELECINF102 Tarik Graba
72 4 e étape : Processeur complet Récapitulons le contrôleur l architecture AF Inc_PC Load_PC Load_PC or Inc_PC 1 0 PC IF load_i EX Sel_Add +1 Inc_PC Sel_AZC = (I = LDA ) Load_AZC = (I (STA, JMP, NOP) && (Etat = Ex) WRITE = (I = STA) && (Etat = Ex) Load_PC = (I=JMP (I=JNZ && Z=0) (I=JNC && C=0)) && (Etat = AF) 38/40 ELECINF102 Tarik Graba
73 4 e étape : Processeur complet Récapitulons l architecture le contrôleur Inc_PC EX Load_PC PC 0 ADDR Q[7 :0] Addr 1 Load_I I I I Load_Acc Sel_Acc AF Inc_PC ALU 1 0 Acc Z D[7 :0] IF load_i EX Sel_Add C Inc_PC Inc_PC Load_PC CTRL EX Load_AZC Load_I WRITE Sel_AZC = (I = LDA ) Load_AZC = (I (STA, JMP, NOP) && (Etat = Ex) WRITE = (I = STA) && (Etat = Ex) Load_PC = (I=JMP (I=JNZ && Z=0) (I=JNC && C=0)) && (Etat = AF) 38/40 ELECINF102 Tarik Graba
74 4 e étape+ : Processeur complet Ajout d un port en sortie Des signaux en sortie qu on peut piloter à partir du processeur Pour le buzzer nous avons besoin d un seul bit en sortie Une instruction supplémentaire code (binaire 8 bits) instruction effet OUT BZ = (AD)[0] 39/40 ELECINF102 Tarik Graba
75 4 e étape+ : Processeur complet Ajout d un port en sortie Load_Bz Bz Inc_PC EX Load_PC PC 0 ADDR Addr 1 Q[7 :0] Load_I I I I Load_Acc Sel_Acc ALU 1 0 Acc D[7 :0] Z C CTRL Load_Bz Inc_PC Load_PC EX Load_AZC Load_I WRITE Load_Bz = (I = OUT && (Etat = Ex)) 40/40 ELECINF102 Tarik Graba
DU BINAIRE AU MICROPROCESSEUR - D ANGELIS CIRCUITS CONFIGURABLES NOTION DE PROGRAMMATION
145 NOTION DE PROGRAMMATION 1/ Complétons notre microprocesseur Nous avons, dans les leçons précédentes décrit un microprocesseur théorique, cependant il s inspire du 6800, premier microprocesseur conçu
Conception de circuits numériques et architecture des ordinateurs
Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2014-2015 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 Codage des nombres en base 2, logique
Architecture des ordinateurs
Architecture des ordinateurs Cours 4 5 novembre 2012 Archi 1/22 Micro-architecture Archi 2/22 Intro Comment assembler les différents circuits vus dans les cours précédents pour fabriquer un processeur?
Assembleur. Faculté I&C, André Maurer, Claude Petitpierre
Assembleur Faculté I&C, André Maurer, Claude Petitpierre INTRODUCTION Logiciel utilisé Faculté I&C, André Maurer, Claude Petitpierre MEMOIRE Mémoire Faculté I&C, André Maurer, Claude Petitpierre Mémoire
MICROINFORMATIQUE NOTE D APPLICATION 1 (REV. 2011) ARITHMETIQUE EN ASSEMBLEUR ET EN C
Haute Ecole d Ingénierie et de Gestion Du Canton du Vaud MICROINFORMATIQUE NOTE D APPLICATION 1 (REV. 2011) ARITHMETIQUE EN ASSEMBLEUR ET EN C Programmation en mode simulation 1. DOCUMENTS DE RÉFÉRENCE...
Licence Sciences et Technologies Examen janvier 2010
Université de Provence Introduction à l Informatique Licence Sciences et Technologies Examen janvier 2010 Année 2009-10 Aucun document n est autorisé Les exercices peuvent être traités dans le désordre.
Jeu d instructions NIOS II
Jeu d instructions NIOS II 1 Formats d instructions Le processeur NIOS II a un jeu d instructions de type RISC. Il possède 32 registres de 32 bits, notés r0 à r31, avec r0 0. Les instructions sont de longueur
Architecture des ordinateurs TD1 - Portes logiques et premiers circuits
Architecture des ordinateurs TD1 - Portes logiques et premiers circuits 1 Rappel : un peu de logique Exercice 1.1 Remplir la table de vérité suivante : a b a + b ab a + b ab a b 0 0 0 1 1 0 1 1 Exercice
Rappels d architecture
Assembleur Rappels d architecture Un ordinateur se compose principalement d un processeur, de mémoire. On y attache ensuite des périphériques, mais ils sont optionnels. données : disque dur, etc entrée
ASR1 TD7 : Un microprocesseur RISC 16 bits
{Â Ö Ñ º ØÖ Ý,È ØÖ ºÄÓ Ù,Æ ÓÐ ºÎ ÝÖ Ø¹ ÖÚ ÐÐÓÒ} Ò ¹ÐÝÓÒº Ö ØØÔ»»Ô Ö Óº Ò ¹ÐÝÓÒº Ö» Ö Ñ º ØÖ Ý»¼ Ö½» ASR1 TD7 : Un microprocesseur RISC 16 bits 13, 20 et 27 novembre 2006 Présentation générale On choisit
Microprocesseur + Logiciel
Microprocesseur + Logiciel Robot EVALBOT MOHAMED AKIL BUREAU 5253 UNITE IGI 1001 PROGRAMMATION DES MICROPROCESSEURS Présentation [IGI1001] CONTEXTE SCIENTIFIQUE... 4 1. OBJECTIFS DE L UNITE... 6 2. OBJECTIFS
CM2 L architecture MIPS32
CM2 L architecture MIPS32 Olivier Marchetti (CM-TD-TP) Alexandre Brière (TD-TP) Laboratoire d informatique de Paris 6 Pôle SoC UPMC Année 2014-2015 Instructions MIPS Contrôle Données en MIPS E/S en MIPS
Assembleur i8086. Philippe Preux IUT Informatique du Littoral. Année universitaire 95 96
Assembleur i8086 Philippe Preux IUT Informatique du Littoral Année universitaire 95 96 1 Avertissement Ce document décrit le langage d assemblage étudié et utilisé dans le cadre des TP d architecture.
La mémoire. Un ordinateur. L'octet. Le bit
Introduction à l informatique et à la programmation Un ordinateur Un ordinateur est une machine à calculer composée de : un processeur (ou unité centrale) qui effectue les calculs une mémoire qui conserve
GPA770 Microélectronique appliquée Exercices série A
GPA770 Microélectronique appliquée Exercices série A 1. Effectuez les calculs suivants sur des nombres binaires en complément à avec une représentation de 8 bits. Est-ce qu il y a débordement en complément
IFT1215 Introduction aux systèmes informatiques
Introduction aux circuits logiques de base IFT25 Architecture en couches Niveau 5 Niveau 4 Niveau 3 Niveau 2 Niveau Niveau Couche des langages d application Traduction (compilateur) Couche du langage d
Exécution des instructions machine
Exécution des instructions machine Eduardo Sanchez EPFL Exemple: le processeur MIPS add a, b, c a = b + c type d'opération (mnémonique) destination du résultat lw a, addr opérandes sources a = mem[addr]
TD Architecture des ordinateurs. Jean-Luc Dekeyser
TD Architecture des ordinateurs Jean-Luc Dekeyser Fiche 1 Nombres de l informatique Exercice 1 Une entreprise désire réaliser la sauvegarde de ses données sur un site distant. Le volume de données à sauvegarder
CONFIGURATION DE L AUTOMATE SIEMENS
CONFIGURATION DE L AUTOMATE SIEMENS Créer un projet Dans le bureau de Windows, double-cliquer sur l icône «SIMATIC Manager» : Cliquer ensuite sur l icône «nouveau» : Choisir un nom de projet et valider
Introduction à l architecture des ordinateurs. Adrien Lebre Décembre 2007
Introduction à l architecture des ordinateurs Adrien Lebre Décembre 2007 Plan - partie 1 Vue d ensemble La carte mère Le processeur La mémoire principal Notion de bus Introduction à l architecture des
Architecture : Circuits numériques et éléments d architecture
Ecole Nationale Supérieure d Informatique et de Mathématiques Appliquées Architecture : Circuits numériques et éléments d architecture 1 ère année Année scolaire 2014 2015 Consignes Les exercices de ce
PIC : COURS ASSEMBLEUR
PIC : COURS ASSEMBLEUR I) Fonctions de base d une machine informatique Contenir de façon permanente les tâches à exécuter (mémoire programme) en ROM ou sur support magnétique. Contenir de façon temporaire
Description du logiciel Modbus RTU
Description du logiciel Modbus RTU V.1.0 Actualisée 04/2014 Page 1 de 57 Description du logiciel Modbus RTU Description du logiciel Modbus RTU V.1.0 Actualisée 04/2014 Page 2 de 57 Sommaire Description
Traduction binaire dynamique de l extension SIMD Néon de l ARMv7 dans Qemu
Travaux d études et de recherches Traduction binaire dynamique de l extension SIMD Néon de l ARMv7 dans Qemu Étudiant : Luc Michel Encadrants : Frédéric Pétrot Nicolas Fournel 23 mai 2010 TABLE DES MATIÈRES
USTL - Licence ST-A 1ère année 2005-2006 Codage de l information TP 1 :
USTL - Licence ST-A 1ère année 2005-2006 Codage de l information TP 1 : Objectifs du TP Ce TP a pour but 1. de découvrir quelques opérations logiques sur les nombres 2. et quelques formats de fichiers.
Partie 1. Professeur : Haouati Abdelali. CPGE Lycée Omar Ibn Lkhattab - Meknès www.haouati.com haouaticpge@gmail.com
Partie 1 Professeur : Haouati Abdelali CPGE Lycée Omar Ibn Lkhattab - Meknès www.haouati.com haouaticpge@gmail.com Partie I : Généralités et algorithmique de base 1. Environnement matériel et logiciel
IV- Comment fonctionne un ordinateur?
1 IV- Comment fonctionne un ordinateur? L ordinateur est une alliance du hardware (le matériel) et du software (les logiciels). Jusqu à présent, nous avons surtout vu l aspect «matériel», avec les interactions
1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :
GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours
Programmation assembleur : aperçu
Assembleur : Younès EL AMRANI. 1 Programmation assembleur : aperçu Programmation en assembleur : NASM Module M14 Semestre 4 Printemps 2010 Equipe pédagogique : Younès El Amrani, Abdelhakim El Imrani, Faissal
Cours 3 : L'ordinateur
Cours 3 : L'ordinateur Abdelkrim Zehioua 2éme année Licence Gestion Faculté des sciences Économiques et sciences de Gestion Université A, Mehri - Constantine 2 Plan du cours 1.Définitions de l'ordinateur
QUESTION 1 {2 points}
ELE4301 Systèmes logiques II Page 1 de 8 QUESTION 1 {2 points} En se servant de paramètres électriques donnés dans le Tableau 1 ci-dessous, on désire déterminer la fréquence d opération du compteur présenté
Info0101 Intro. à l'algorithmique et à la programmation. Cours 3. Le langage Java
Info0101 Intro. à l'algorithmique et à la programmation Cours 3 Le langage Java Pierre Delisle, Cyril Rabat et Christophe Jaillet Université de Reims Champagne-Ardenne Département de Mathématiques et Informatique
Architecture des ordinateurs : Programmation des processeurs avec l'environnement «y86» (INF155)
Architecture des ordinateurs : Programmation des processeurs avec l'environnement «y86» (INF155) F. Pellegrini Université Bordeaux 1 Ce document est copiable et distribuable librement et gratuitement à
Architecture des ordinateurs Introduction à l informatique
Architecture des ordinateurs Introduction à l informatique 17 septembre 2004 1 2 3 4 5 6 Les interrupteurs... 0V 5V Ce sont des composants électroniques qui laissent pser un courant principal lorsque la
INITIATION AU LANGAGE C SUR PIC DE MICROSHIP
COURS PROGRAMMATION INITIATION AU LANGAGE C SUR MICROCONTROLEUR PIC page 1 / 7 INITIATION AU LANGAGE C SUR PIC DE MICROSHIP I. Historique du langage C 1972 : naissance du C dans les laboratoires BELL par
Cours 1 : Introduction Ordinateurs - Langages de haut niveau - Application
Université de Provence Licence Math-Info Première Année V. Phan Luong Algorithmique et Programmation en Python Cours 1 : Introduction Ordinateurs - Langages de haut niveau - Application 1 Ordinateur Un
Cours d Informatique
Cours d Informatique 1ère année SM/SMI 2007/2008, Info 2 Département de Mathématiques et d Informatique, Université Mohammed V elbenani@hotmail.com sayah@fsr.ac.ma 2007/2008 Info2, 1ère année SM/SMI 1
SIN-FPGA DESCRIPTION PAR SCHEMA
SIN-FPGA DESCRIPTION PAR SCHEMA Documents ressources: http://www.altera.com/literature/lit-index.html Introduction to Quartus II : intro_to_quartus2.pdf Documentation QUARTUS II : quartusii_handbook.pdf
Structure d un programme
Architecture des ordinateurs Cours 6 Structure d un programme 3 décembre 2012 Archi 1/30 Programme en Assembleur Archi 2/30 Sections de données programme en assembleur = fichier texte (extension.asm) organisé
Informatique Industrielle Année 2004-2005. Architecture des ordinateurs Note de cours T.Dumartin
Informatique Industrielle Année 2004-2005 Architecture des ordinateurs Note de cours T.Dumartin 1 GENERALITES 5 1.1 INTRODUCTION 5 1.2 QU ENTEND-T-ON PAR ARCHITECTURE? 5 1.3 QU EST CE QU UN MICROPROCESSEUR?
Ordinateurs, Structure et Applications
Ordinateurs, Structure et Applications Cours 10, Les interruptions Etienne Tremblay Université Laval, Hiver 2012 Cours 10, p.1 Les interruptions du 8086 Une interruption interrompt l exécution séquentielle
Compilation (INF 564)
Présentation du cours Le processeur MIPS Programmation du MIPS 1 Compilation (INF 564) Introduction & architecture MIPS François Pottier 10 décembre 2014 Présentation du cours Le processeur MIPS Programmation
Atelier C TIA Portal CTIA06 : programmation des automates S7-300 Blocs d organisation
Atelier C TIA Portal CTIA06 : programmation des automates S7-300 Blocs d organisation CTIA06 Page 1 1. Types de blocs de programme L automate met à disposition différents types de blocs qui contiennent
Le Projet BINSEC. Automatiser l analyse de sécurité au niveau binaire. Airbus group, CEA, IRISA, LORIA, Uni. Joseph Fourier. p.
Le Projet BINSEC Automatiser l analyse de sécurité au niveau binaire Airbus group, CEA, IRISA, LORIA, Uni. Joseph Fourier p. 1/22 Introduction Panorama de BINSEC Cadre de travail Projet ANR INS, appel
Conversion d un entier. Méthode par soustraction
Conversion entre bases Pour passer d un nombre en base b à un nombre en base 10, on utilise l écriture polynomiale décrite précédemment. Pour passer d un nombre en base 10 à un nombre en base b, on peut
Cours Informatique 1. Monsieur SADOUNI Salheddine
Cours Informatique 1 Chapitre 2 les Systèmes Informatique Monsieur SADOUNI Salheddine Un Système Informatique lesystème Informatique est composé de deux parties : -le Matériel : constitué de l unité centrale
Représentation des Nombres
Chapitre 5 Représentation des Nombres 5. Representation des entiers 5.. Principe des représentations en base b Base L entier écrit 344 correspond a 3 mille + 4 cent + dix + 4. Plus généralement a n a n...
Les fonctions logiques
1 Les fonctions logiques Le fonctionnement des ordinateurs tout comme d autres appareils électroniques repose sur l emploi des circuits électroniques de logique binaire ou électronique numérique. Dans
La programmation des PIC en C. Les fonctions, les interruptions.
La programmation des PIC en C Les fonctions, les interruptions. Réalisation : HOLLARD Hervé. http://electronique-facile.com Date : 26 août 2004 Révision : 1.2 Sommaire Sommaire... 2 Introduction... 3 Structure
Licence ST Université Claude Bernard Lyon I LIF1 : Algorithmique et Programmation C Bases du langage C 1 Conclusion de la dernière fois Introduction de l algorithmique générale pour permettre de traiter
Travaux Pratiques de Commande par ordinateur 1 TRAVAUX PRATIQUES
TRAVAUX PRATIQUES Le présent travail vise à développer une interface visuelle de programmation des entrées- sorties du port LPT d un PC à l aide du logiciel VISUAL BASIC. I- EDITION ET TEST DU PROGRAMME
Déprotection semi-automatique de binaire
Déprotection semi-automatique de binaire Yoann Guillot et Alexandre Gazet Sogeti - ESEC Résumé Que ce soit sur des binaires malicieux ou non, les protections dont le but est de freiner la rétro-ingénierie
LOGICIEL DC4D MONITOR
THQtronic LOGICIEL DC4D MONITOR La communication entre PC et DC4D ne peut se faire qu à l aide du câble de liaison USB-TTL de FTDI référence TTL-232R-5V-AJ vendu en option. DC4D Monitor est la même application
Le Registre sous Windows 8 architecture, administration, script, réparation...
234 Le Registre sous Windows 8 architecture, administration, script, réparation... dcliquez sur Affichage - Personnaliser afin d activer ou de désactiver certains éléments de votre Console. Voyons maintenant
RÉALISATION ET MISE AU POINT D UN SYSTÈME DE TÉLÉSURVEILLANCE VIDÉO
E.N.S.E.R.B. Romain COMBELAS Frédéric BONNIN 3ème année. Option TIC MÉMOIRE DE FIN D ÉTUDES RÉALISATION ET MISE AU POINT D UN SYSTÈME DE TÉLÉSURVEILLANCE VIDÉO Encadré par : M. Patrice KADIONIK M. Yannick
Le langage VHDL. Eduardo Sanchez EPFL
Le langage VHDL Eduardo Sanchez EPFL Livres conseillés: John F. Wakerly Digital design (4th edition) Prentice Hall, 2005 Peter J. Ashenden The designer's guide to VHDL (3rd edition) Morgan Kaufmann, 2008
SSTIC 2009. Désobfuscation automatique de binaires. Alexandre Gazet. Yoann Guillot. Et autres idyles bucoliques...
Désobfuscation automatique de binaires Et autres idyles bucoliques... Alexandre Gazet Sogeti / ESEC R&D alexandre.gazet(at)sogeti.com Yoann Guillot Sogeti / ESEC R&D yoann.guillot(at)sogeti.com SSTIC 2009
Durée estimée :1 journée Date de la réalisation : 2011. Description Fournisseur Référence Nombre PU HT LM35CZ, LM35AZ LM35DZ
001 Titre : Mesure de température interfacée par carte Arduino Type de réalisation : montage électronique, de surveillance de température Concepteur : C. Rouviere Coordonnées : Laboratoire lbv villefranche/mer
Chapitre 4 : Les mémoires
1. Introduction: Chapitre 4 : Les mémoires Nous savons que dans un ordinateur toutes les informations : valeur numérique, instruction, adresse, symbole (chiffre, lettre,... etc.) sont manipulées sous une
1 Introduction C+ + Algorithm e. languag. Algorigramm. machine binaire. 1-1 Chaîne de développement. Séance n 4
1 Introduction 1-1 Chaîne de développement Algorithm e C+ + Algorigramm e languag e machine binaire Le programme est écrit à l aide de Multiprog sous forme d algorigramme puis introduit dans le microcontrôleur
GEOGRAPHIE Activités économiques CM2 N 20 : Un centre tertiaire au Liban puis en France
Suggestions de documents à Repères Vocabulaire à Compétences Idées directrices utiliser géographiques retenir spécifiques Ctrl + clic Dans cette séquence, l élève apprend les principales caractéristiques
Tout savoir sur le matériel informatique
Tout savoir sur le matériel informatique Thème de l exposé : Les Processeurs Date : 05 Novembre 2010 Orateurs : Hugo VIAL-JAIME Jérémy RAMBAUD Sommaire : 1. Introduction... 3 2. Historique... 4 3. Relation
Contexte. Pour cela, elles doivent être très compliquées, c est-à-dire elles doivent être très différentes des fonctions simples,
Non-linéarité Contexte Pour permettre aux algorithmes de cryptographie d être sûrs, les fonctions booléennes qu ils utilisent ne doivent pas être inversées facilement. Pour cela, elles doivent être très
ALCATEL IP1020. Guide de Configuration pour l offre Centrex OpenIP
ALCATEL IP1020 Guide de Configuration pour l offre Centrex OpenIP Ed. 1 23 septembre 2014 ALCATEL Temporis IP1020 Guide de configuration pour OpenIP v1.0 1 Table des matières 1 Introduction 3 2 Prérequis
Organisation des Ordinateurs
Organisation des Ordinateurs Bernard Boigelot E-mail : boigelot@montefiore.ulg.ac.be URL : http://www.montefiore.ulg.ac.be/~boigelot/ http://www.montefiore.ulg.ac.be/~boigelot/cours/org/ 1 Chapitre 1 Les
Fonctions de deux variables. Mai 2011
Fonctions de deux variables Dédou Mai 2011 D une à deux variables Les fonctions modèlisent de l information dépendant d un paramètre. On a aussi besoin de modéliser de l information dépendant de plusieurs
Hiérarchie matériel dans le monde informatique. Architecture d ordinateur : introduction. Hiérarchie matériel dans le monde informatique
Architecture d ordinateur : introduction Dimitri Galayko Introduction à l informatique, cours 1 partie 2 Septembre 2014 Association d interrupteurs: fonctions arithmétiques élémentaires Elément «NON» Elément
Architecture matérielle des systèmes informatiques
Architecture matérielle des systèmes informatiques IDEC, Renens. Version novembre 2003. Avertissement : ce support de cours n est pas destiné à l autoformation et doit impérativement être complété par
Manuel d'installation de GESLAB Client Lourd
Manuel d'installation GESLAB Client Lourd Référence Date de la dernière mise à jour Rédigé par Objet GESLAB_MINS_TECH_Manuel d'installation GESLAB Client 15/04/2013 Steria Manuel d'installation de GESLAB
Architecture des Ordinateurs. Partie II:
Architecture des Ordinateurs Partie II: Le port Floppy permet le raccordement du lecteur de disquette àla carte mère. Remarque: Le lecteur de disquette a disparu il y a plus de 6 ans, son port suivra.
IFT2880 Organisation des ordinateurs et systèmes
Représentation des nombres flottants Notation exponentielle Représentations équivalentes dans la base 10 de 1,234 1 2 3, 4 0 0. 0 x 1 0-2 1 2, 3 4 0. 0 x 1 0-1 1, 2 3 4. 0 x 1 0 1 2 3. 4 x 1 0 1 2. 3 4
Atelier C TIA Portal CTIA04 : Programmation des automates S7-300 Opérations numériques
Atelier C TIA Portal CTIA04 : Programmation des automates S7-300 Opérations numériques CTIA04 Page 1 1. Les types de données sous S7 300 Il existe plusieurs types de données utilisées pour la programmation
CSI351 Systèmes d exploitation Instructions pour rouler Linux avec Virtual PC dans la salle de labo 2052
CSI351 Systèmes d exploitation Instructions pour rouler Linux avec Virtual PC dans la salle de labo 2052 Une machine virtuelle Linux, appelé SiteDev (version 9 de Redhat) peut être roulé avec Virtual PC
Réalisation d un réseau de capteurs de température sans fil basé sur le protocole ZigBee
Cedric BEAUSSE Mohamed BOUGUERRA Hong Yu GUAN El Ayachi MOKTAD Projet avancé en systèmes embarqués 2006 / 2007 Réalisation d un réseau de capteurs de température sans fil basé sur le protocole ZigBee Sommaire
ET LO GICIEL D UN S YS T EME IN FORMATIQUE
C HAPIT RE 0 : ENVIRONNEMENT MATE RI EL ET LO GICIEL D UN S YS T EME IN FORMATIQUE Objectifs : 1. Présenter l ensemble des ressources physiques et logicielles d un système informatique. 2. Comprendre la
Présentation et installation PCE-LOG V4 1-5
PCE-LOG V4 version borne externe type PC50 mesures U, I + 3 TS version coffret mural mesures U, U, I + 3TS PRESENTATION 1-5 1 Presentation PCE-LOG V4 est un datalogger pour la télésurveillance de la protection
INSTALLER LA DERNIERE VERSION DE SECURITOO PC
INSTALLER LA DERNIERE VERSION DE SECURITOO PC Ref : FP. P1269 V 5.0 Résumé Securitoo PC est l Antivirus Firewall dédié aux PC de la suite Securitoo Intégral. La clé obtenue, lors de la souscription d un
Conception de circuits numériques et architecture des ordinateurs
Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot et Sébastien Viardot Année universitaire 2011-2012 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 Codage des
ARDUINO DOSSIER RESSOURCE POUR LA CLASSE
ARDUINO DOSSIER RESSOURCE POUR LA CLASSE Sommaire 1. Présentation 2. Exemple d apprentissage 3. Lexique de termes anglais 4. Reconnaître les composants 5. Rendre Arduino autonome 6. Les signaux d entrée
TwinCAT 3 C++ Création de modules C++ sous TwinCAT 3 VERSION : 1.0 / PH
TwinCAT 3 C++ Création de modules C++ sous TwinCAT 3 VERSION : 1.0 / PH Sommaire Ce manuel explique de manière pratique les étapes successives pour intégrer rapidement un module C++ sous TwinCAT 3. Pour
BitLocker. Aurélien Bordes aurelien26@free.fr. SSTIC 2011 8 juin 2011
BitLocker Aurélien Bordes aurelien26@free.fr SSTIC 2011 8 juin 2011 1 BitLocker rapidement Technologie apparue avec Windows Vista (éditions Entreprise et Intégrale) afin de répondre à un besoin important
Elle supporte entièrement la gestion de réseau sans fil sous Windows 98SE/ME/2000/XP.
SAGEM Wi-Fi 11g USB ADAPTER Guide de mise en route rapide But de ce guide Ce guide décrit la méthode d'installation et de configuration de votre SAGEM Wi-Fi 11g USB ADAPTER pour réseau sans fil. Lisez-le
Création d'un identifiant Apple sans carte bancaire
Création d'un identifiant Apple sans carte bancaire Il est à noter que l'identifiant Apple de votre enfant doit obligatoirement être créé avant la rentrée scolaire, soit avant le 22 août prochain. Voici
SAGEM Wi-Fi 11g USB ADAPTER Guide de mise en route rapide
SAGEM Wi-Fi 11g USB ADAPTER Guide de mise en route rapide But de ce guide Ce guide décrit la méthode d'installation et de configuration de votre SAGEM Wi-Fi 11g USB ADAPTER pour réseau sans fil. Lisez-le
Manipulations du laboratoire
Manipulations du laboratoire 1 Matériel Les manipulations de ce laboratoire sont réalisées sur une carte électronique comprenant un compteur 4-bit asynchrone (74LS93) avec possibilité de déclenchement
Fiche technique CPU 314SC/DPM (314-6CG13)
Fiche technique CPU 314SC/DPM (3146CG13) Données techniques N de commande 3146CG13 Type CPU 314SC/DPM Information générale Note Caractéristiques SPEEDBus Technologie SPEED7 24 x DI, 16 x DO, 8 x DIO, 4
Traitement de données
Traitement de données Présentation du module TINI Présentation du module : Le module Tini se décline en plusieurs versions, il est constitué d une carte d application et d un module processeur : Les modules
INSTRUCTIONS D'INSTALLATION
VISUALISEUR 4.1 VISUALISEUR_V4.1 P720S INSTRUCTIONS D'INSTALLATION Version 0.6 MODIFIÉ LE : 12 MAI 2014 (DOCUMENT DE TRAVAIL ) 5 CONCEPTION Rôle Responsable : Autre(s) rédacteurs(s) : Équipe de travail
MIGRER VERS LA DERNIERE VERSION DE L'ANTIVIRUS FIREWALL
MIGRER VERS LA DERNIERE VERSION DE L'ANTIVIRUS FIREWALL Cette fiche pratique vous guide à migrer vers la dernière version de l AntiVirus Firewall. La fiche pratique suivante est composée de 4 parties :
Réparer un disque dur passé en RAW
Réparer un disque dur passé en RAW Vous branchez comme d habitude votre disque dur externe à votre ordinateur afin de récupérer son contenu ou de lui ajouter des fichiers quand Windows vous propose de
V- Manipulations de nombres en binaire
1 V- Manipulations de nombres en binaire L ordinateur est constitué de milliards de transistors qui travaillent comme des interrupteurs électriques, soit ouverts soit fermés. Soit la ligne est activée,
Fiche technique CPU 315SN/PN (315-4PN33)
Fiche technique CPU 315SN/PN (315-4PN33) Données techniques N de commande 315-4PN33 Information générale Note - Caractéristiques SPEED-Bus - Données techniques de l'alimentation Alimentation (valeur nominale)
Concept de machine virtuelle
Concept de machine virtuelle Chap. 5: Machine virtuelle Alain Sandoz Semestre été 2007 1 Introduction: Java Virtual Machine Machine Virtuelle Java: qu est-ce que c est? c est la spécification d une machine
Les opérations binaires
Les opérations binaires Compétences associées A2 : Analyser et interpréter une information numérique Objectifs Etre capable: - De coder les nombres entiers en code complément à 2. - De résoudre les opérations
Le langage de programmation Labview IUT1 Grenoble Département GEII1 Année 2007/2008
Le langage de programmation Labview IUT1 Grenoble Département GEII1 Année 2007/2008 David FREY Pierre-Armand DEGRYSE Jean-Luc AMALBERTI 1 2 Sommaire 1Bases de la programmation en LabVIEW... 6 1.1Introduction...
Documentation SecurBdF
Documentation SecurBdF SECURBDF V2 Protocole de sécurité de la Banque de France SecurBdF V2 DIRECTION DE L'INFORMATIQUE ET DES TÉLÉCOMMUNICATIONS Sommaire I 1 Contexte... 1 2 Références... 1 3 Cadre...
Installation poste de travail. Version 2.0 10/02/2011
Vente Partner version XEROX Installation poste de travail Version 2.0 10/02/2011 Page 1 Pour installer, vous aurez besoin : - Du CD (ou de sa copie sur le serveur) de la même version que celle déjà installée
Stratégies de défense et d attaque : le cas des consoles de jeux
Stratégies de défense et d attaque : le cas des consoles de jeux Ryad Benadjila et Mathieu Renard prenom.nom@ssi.gouv.fr ANSSI Résumé Depuis plus de vingt ans, l industrie du jeu vidéo investit du temps
Mise en route et support Envision 10 SQL server (Avril 2015) A l'intention de l'administrateur SQL Server et de l administrateur Envision
Page 1 de 7 Mise en route et support Envision 10 SQL server (Avril 2015) A l'intention de l'administrateur SQL Server et de l administrateur Envision Table des matières Table des matières... 1 1. Premier