Cours de David Delfieu. September 5, / 95
|
|
|
- Arthur Dumas
- il y a 6 ans
- Total affichages :
Transcription
1 Cours de David Delfieu September 5, / 95
2 1 Plan 2 Les registres internes du Conception d une carte à base de Bus d adresses Bus de Données Ajout de mémoires Ajout de PIA 4 Le langage Les éléments de bases du langage Les modes d adressage Modes d adressage direct Modes d adressage indirect les entrées - sorties : Communication avec le BIOS Plan 2 / 95
3 Aperçu global D0-32 bits D1-32 bits D2-32 bits D3-32 bits D4-32 bits D5-32 bits D6-32 bits D7-32 bits Les registres internes du / 95
4 Rôle des registres de données On a 8 registres de données D0 à D7 ayant tous les mêmes caractéristiques sur lesquels on peut faire : Des additions, soustractions, multiplications, divisions, Des décalages, rotations, des masques de bits Les registres internes servent de variables intermédiaires de calcul. Exemple MOVE #3,D 0 MOVE #5,D 1 MULU D 0, D 1 Les registres internes du / 95
5 Aperçu global D D1-32 bits D2-32 bits D3-32 bits D4-32 bits D5-32 bits D6-32 bits D7-32 bits Opérande B : 32b UAL Résultat R : 32b Les registres internes du / 95
6 Aperçu global D D2-32 bits D3-32 bits D4-32 bits D5-32 bits D6-32 bits D7-32 bits Opérande B : 32b UAL Résultat R : 32b Les registres internes du / 95
7 Aperçu global D 0 D D2-32 bits D3-32 bits D4-32 bits D5-32 bits D6-32 bits D7-32 bits 3 5 UAL 15 Les registres internes du / 95
8 Aperçu global D0-32 bits D1-32 bits D2-32 bits D3-32 bits D4-32 bits D5-32 bits D6-32 bits D7-32 bits UAL A1-32 bits A2-32 bits A3-32 bits A4-32 bits A5-32 bits A6-32 bits A7-32 bits A7' - 32 bits PC - 32 bits SR - 16 bits Les registres internes du / 95
9 Rôle des registres d adresse On a 7 registres d adresse,,..., A 6, A 7 qui peuvent tous gérer une pile. Le registre A 7 représente la pile système. Sur ces registres on peut réaliser : Des additions, soustractions, Des modes d adressages post-incrémentés et pré-décrémentés Les registres internes du / 95
10 Aperçu global On retrouve maintenant les registres : PC : qui est le registres qui pointe sur la prochaine instruction à exécuter. SR est le registre d état du processeur. T S I 2 I 1 I 0 X N Z V C Les registres internes du / 95
11 Aperçu global D4 D3 D2 D1 D0 D0-32 bits D1-32 bits D2-32 bits D3-32 bits D4-32 bits D5-32 bits D6-32 bits D7-32 bits UAL A0-32 bits A1-32 bits A2-32 bits A3-32 bits A4-32 bits A5-32 bits A6-32 bits A7-32 bits A7-32 bits D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 A7' - 32 bits PC - 32 bits SR - 16 bits Les registres internes du / 95
12 Aperçu global D4 D3 D2 D1 D0 A1 A2 A3 A4 D0-32 bits D1-32 bits D2-32 bits D3-32 bits D4-32 bits D5-32 bits D6-32 bits D7-32 bits UAL A0-32 bits A1-32 bits A2-32 bits A3-32 bits A4-32 bits A5-32 bits A6-32 bits A7-32 bits A7-32 bits A7' - 32 bits PC - 32 bits SR - 16 bits D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 A23 A22 A21 A20 A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 Les registres internes du / 95
13 Aperçu global D4 D3 D2 D1 D0 AS UDS LDS R/W DTACK BG BGACK Vcc BR Clock Vn HALT RESET VMA E VPA BERR ILP2 IPL1 IPL0 FC2 FC1 FC0 A1 A2 A3 A4 D0-32 bits D1-32 bits D2-32 bits D3-32 bits D4-32 bits D5-32 bits D6-32 bits D7-32 bits UAL A0-32 bits A1-32 bits A2-32 bits A3-32 bits A4-32 bits A5-32 bits A6-32 bits A7-32 bits A7-32 bits A7' - 32 bits PC - 32 bits SR - 16 bits D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 Vcc A23 A22 A21 A20 A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 Les registres internes du / 95
14 Aperçu global par fonctionalités VCC GND CLK Bus d'adresses A1-A23 Etat du processeur FC0 FC1 FC2 Bus de données D0:D15 Gestion périphériques MC6800 Commande système E VMA VPA BERR RESET HALT MC68000 AS R/W UDS LDS DTACK BR BG BGACK IPL0 IPL1 IPL2 Commande de bus asynchrone Gestion d'arbitrage de bus Gestion d'interruption Les registres internes du / 95
15 Bufferisation du bus d adresse A1 A2 A3 A4 A5 A6 A7 A8 74LS73 BA1 BA2 BA3 BA4 BA5 BA6 BA7 BA A9 A10 A11 A12 A13 A14 A15 A16 74LS73 BA9 BA10 BA11 BA12 BA13 BA14 BA15 BA16 Lignes d'adresses allant vers les autres composants de la carte A17 A18 A19 A20 A21 A22 A23 74LS73 BA17 BA18 BA19 BA20 BA21 BA22 BA23 AS +5v 4.7 K DMA =0 adresse validée =1 adresse invalidée Conception d une carte à base de Bus d adresses 15 / 95
16 Gestion de sens de transfert sur le bus de Données D8 D9 D10 D11 D12 D13 D14 D15 74LS245 DIR E BA9 BA10 BA11 BA12 BA13 BA14 BA15 BA16 VERS ADRESSE faible (@f) Bus de données D0 D1 D2 D D4 74LS245 D5 D6 D7 DIR E BA1 BA2 BA3 BA4 BA5 BA6 BA7 BA8 VERS ADRESSE Forte (@F) = UDS LDS R/W NOT Conception d une carte à base de Bus de Données 16 / 95
17 Gestion de sens de transfert sur le bus de Données D8 D9 D10 D11 D12 D13 D14 D15 74LS245 DIR E BA9 BA10 BA11 BA12 BA13 BA14 BA15 BA16 VERS Bus de données D0 D1 D2 D D4 74LS245 D5 D6 D7 DIR E BA1 BA2 BA3 BA4 BA5 BA6 BA7 BA8 VERS OR OR UDS LDS R/W NOT Cas d'un transfert de la mémoire vers le micro MOVE.B $FFB6,D0 Un octet venant d'une adresse paire ==> UDS=0 Lecture ==> R/W =1 Conception d une carte à base de Bus de Données 17 / 95
18 Gestion de sens de transfert sur le bus de Données D8 D9 D10 D11 D12 D13 D14 D15 74LS245 DIR E BA9 BA10 BA11 BA12 BA13 BA14 BA15 BA16 VERS ADRESSE (@f) Bus de données D0 D1 D2 D D4 74LS245 D5 D6 D7 DIR E BA1 BA2 BA3 BA4 BA5 BA6 BA7 BA8 VERS ADRESSE (@F) OR OR UDS LDS R/W NOT Cas d'un transfert de la mémoire vers le micro MOVE.B $FFB7,D0 Un octet venant d'une adresse impaire ==> LDS=0 Lecture ==> R/W =1 Conception d une carte à base de Bus de Données 18 / 95
19 Gestion de sens de transfert sur le bus de Données D8 D9 D10 D11 D12 D13 D14 D15 74LS245 DIR E BA9 BA10 BA11 BA12 BA13 BA14 BA15 BA16 VERS Bus de données D0 D1 D2 D D4 74LS245 D5 D6 D7 DIR E BA1 BA2 BA3 BA4 BA5 BA6 BA7 BA8 VERS OR OR UDS LDS R/W NOT Cas d'un transfert de la mémoire vers le micro MOVE.W $FFB6,D0 Un mot venant d'une adresse paire ==> LDS=0 et UDS=0 Lecture ==> R/W =1 Conception d une carte à base de Bus de Données 19 / 95
20 ROM 8 bits 16Ko=2^16=> 16 bits d'@ UDS DTACK RAM E G AS E O 0 1 E 1 2 Vcc E A E6 : 16ko DQ 0 DQ 7 ROM 1 PF LDS E G Pf A1-A14 D0-D7 DQ 6836E6: 16ko 0 DQ 7 D8-D15 ROM 2 Conception d une carte à base de Ajout de mémoires 20 / 95
21 ROM 16 bits D 15 D AS E E 1 E 2 A 2 O ACCES au dernier mot (16 bits) de la ROM A 23 A 22 A 21 A A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2. * * * * MOVE.W $01FFFE,D 0 Conception d une carte à base de Ajout de mémoires 21 / 95
22 ROM 16 bits x x.. x D 15 D 0 D0 DTACK AS E E 1 E 2 A 2 O : 64 kw D 15 D 0 OE CE A 23 A 22 A 21 A A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2. * * * * MOVE.W $01FFFE,D0 Conception d une carte à base de Ajout de mémoires 22 / 95
23 RAM DTACK UDS AS +V E 0 E 1 E 2 O ROM 2*16ko RAM 32kw A LDS 5 R/W D 0 D 15 ACCES au 3 mot de la RAM A 23 A 22 A 21 A A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2. * * * * * MOVE.W $010006,D0 Conception d une carte à base de Ajout de mémoires 23 / 95
24 RAM DTACK UDS ROM 2*16ko AS +V E 0 E 1 E 2 O RAM 32kw A LDS 5 R/W D 0 D 15 ACCES au 3 mot de la RAM A 23 A 22 A 21 A A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2. * * * * * MOVE.W $010006,D0 Conception d une carte à base de Ajout de mémoires 24 / 95
25 RAM DTACK RAM 1 UDS CS OE I/O 1 AS +V E 0 E 1 E 2 O ROM 2*16ko RAM 32kw WE 4 I/O 8 D 8 -D A RAM 2 LDS NOR CS OE I/O 1 D 0 -D 7 WE I/O R/W x x.. x D0 D 0 D 15 ACCES au 3 mot de la RAM A 23 A 22 A 21 A A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2. * * * * * MOVE.W $010006,D0 Conception d une carte à base de Ajout de mémoires 25 / 95
26 Bus ERRor : BERR et Data ACKnowledge : DTACK AS V cc FC 0 FC 1 FC 2 E 0 E 1 E 2 IC 1 A NAND MEMT NAND BERR DTACK V cc E 0 E E 2 2 IC A Etats du processeur FC2 FC1 FC pas défini données USER Program. USER non défini non défini Super Données Super Program Acqu. d'it ROM RAM Conception d une carte à base de Ajout de mémoires 26 / 95
27 Carte avec ses mémoires BERR UDS AS FC 2 E 0 +V E 1 E 2 A 2 O NAND FC 1 FC DTACK 8 +V E 0 E 1 E 2 A 2 O ROM RAM MOVE.W $010006,D0 Conception d une carte à base de Ajout de mémoires 27 / 95
28 OE I/O 1 Carte avec ses mémoires BERR UDS AS FC 2 E 0 +V E 1 E 2 A 2 O NAND FC 1 FC DTACK 8 +V E 0 E 1 E 2 A 2 O ROM RAM RAM 2 CS WE I/O RAM 2 CS OE I/O 1 I/O 8 WE 4-5 MOVE.W $010006,D0 Conception d une carte à base de Ajout de mémoires 28 / 95
29 Carte avec ses mémoires BERR UDS AS FC 2 E 0 +V E 1 E 2 A 2 O NAND FC 1 FC DTACK 8 +V E 0 E 1 E 2 A 2 O ROM RAM RAM 2 CS OE I/O 1 WE I/O 8 D 8 -D RAM 2 CS OE I/O 1 I/O 8 D 0 -D 7 WE 4-5 MOVE.W $010006,D0 Conception d une carte à base de Ajout de mémoires 29 / 95
30 Carte avec ses mémoires BERR UDS AS FC 2 E 0 +V E 1 E 2 A 2 O NAND FC 1 FC DTACK 8 +V E 0 E 1 E 2 A 2 O ROM RAM RAM 2 CS OE I/O 1 WE I/O 8 D 8 -D RAM 2 CS OE I/O 1 I/O 8 D 0 -D 7 WE 4-5 MOVE.W $010006,D0 Conception d une carte à base de Ajout de mémoires 30 / 95
31 Carte avec ses mémoires BERR UDS AS FC 2 E 0 +V E 1 E 2 A 2 O NAND FC 1 FC DTACK 8 +V E 0 E 1 E 2 A 2 O ROM RAM RAM 2 CS OE I/O 1 WE I/O 8 D 8 -D RAM 2 LDS CS OE WE I/O 1 I/O 8 D 0 -D MOVE.W $010006,D0 Conception d une carte à base de Ajout de mémoires 31 / 95
32 Carte avec ses mémoires BERR UDS AS FC 2 E 0 +V E 1 E 2 A 2 O NAND FC 1 FC DTACK 8 +V E 0 E 1 E 2 A 2 O ROM RAM RAM 2 CS WE OE I/O 1 WE 4 I/O 8 D 8 -D RAM 2 LDS CS OE WE I/O 1 I/O 8 D 0 -D MOVE.W $010006,D0 Conception d une carte à base de Ajout de mémoires 32 / 95
33 Carte avec ses mémoires BERR E UDS G AS FC 2 E 0 +V E 1 E 2 A 2 O NAND 6836E6 : 16ko D 8 -D 15 3 DQ 0 DQ 7 ROM 1 FC 1 FC 0 DTACK 6 7 E G 6836E6 : 16ko 8 +V E 0 E 1 E 2 A 2 O ROM RAM DQ 0 DQ A 7 13 ROM 1 D 0 -D RAM 2 CS WE OE I/O 1 WE 4 I/O 8 D 8 -D RAM 2 LDS CS OE WE I/O 1 I/O 8 D 0 -D MOVE.W $010006,D0 Conception d une carte à base de Ajout de mémoires 33 / 95
34 Carte avec ses mémoires BERR E UDS G AS FC 2 E 0 +V E 1 E 2 A 2 O NAND 6836E6 : 16ko D 8 -D 15 3 DQ 0 DQ 7 ROM 1 FC 1 FC 0 DTACK 6 7 E G 6836E6 : 16ko 8 +V E 0 E 1 E 2 A 2 O ROM RAM DQ 0 DQ A 7 13 ROM 1 D 0 -D RAM 2 CS WE OE I/O 1 WE 4 I/O 8 D 8 -D RAM 2 LDS CS OE WE I/O 1 I/O 8 D 0 -D MOVE.W $010006,D0 Conception d une carte à base de Ajout de mémoires 34 / 95
35 Carte avec ses mémoires ROM RAM Conception d une carte à base de Ajout de mémoires 35 / 95
36 PIA FC 2 FC 1 PIA 2 D 0 -D 7 FC 0 VPA CS 2 CS 0 Port A C CA 2 IRQ A UDS IRQ B CS 1 VMA A 3 RESET Port B A 2 E CB 1 RS 1 CB 2 AS V E 0 E1 E 2 A 2 O RS 0 D 0 -D 7 CS 2 Port A E R/W CS 0 IRQ A C CA 2 IRQ B IPL 2 IPL 1 IPL 0 CS 1 RESET Port B E CB 1 UDS D 8 -D 15 RS 1 RS 0 PI CB 2 Conception d une carte à base de Ajout de PIA 36 / 95
37 PIA D 0 -D 7 D 0 -D 7 PIA 2 LDS FC 2 FC 1 FC 0 VPA CS 2 CS 0 IRQ A Port A C CA 2 IRQ B VMA A 3 CS 1 RESET Port B E CB 1 A 2 RS 1 RS 0 CB 2 AS V E 0 E1 E 2 A 2 O RS 1 RS 0 Port A E R/W CS 0 E R/W C CA 2 RESET RESET CS 1 Port B IPL 2 IPL 1 IPL 0 UDS IRQ A IRQ B CS 2 CB 1 CB 2 D 8 -D 15 D 0 -D 7 PI Conception d une carte à base de Ajout de PIA 37 / 95
38 PIA D 0 -D 7 D 0 -D 7 PIA 2 LDS FC 2 FC 1 FC 0 VPA CS 2 CS 0 IRQ A Port A C CA 2 IRQ B VMA A 3 CS 1 RESET Port B E CB 1 A 2 RS 1 RS 0 CB 2 AS V E 0 E1 E 2 A 2 O RS 1 RS 0 Port A E R/W CS 0 E R/W C CA 2 RESET RESET IPL 2 IPL 1 IPL 0 +V E 0 E 1 E 2 A 2 O CS 1 IRQ A IRQ B Port B CB 1 CB 2 UDS CS 2 D 8 -D 15 D 0 -D 7 PI Conception d une carte à base de Ajout de PIA 38 / 95
39 PIA Conception d une carte à base de Ajout de PIA 39 / 95
40 Ecriture d une valeur dans le PIA Horloge S 0 S 1 S 2 S 3 S 4 w w w w w w w w w w w w S 5 S 6 S 7 E FC Conception d une carte à base de Ajout de PIA 40 / 95
41 Ecriture d une valeur dans le PIA Horloge S 0 S 1 S 2 S 3 S 4 w w w w w w w w w w w w S 5 S 6 S 7 E FC -A 23 AS MOVE.B #4,CRA Conception d une carte à base de Ajout de PIA 41 / 95
42 Ecriture d une valeur dans le PIA Horloge S 0 S 1 S 2 S 3 S 4 w w w w w w w w w w w w S 5 S 6 S 7 E FC -A 23 AS Bus données 90 ns max Données valides VPA 30 ns max VMA 90 ns max MOVE.B #4,CRA Conception d une carte à base de Ajout de PIA 42 / 95
43 Le langage assembleur Instruction Source,Destination Commentaire MOVE #3, D1 Initialisation de D1 à 3 MOVE D1,D2 Initialisation de D2 à 3 ADD #1,D2 Incrémént de D2 à 4 MUL D1,D2 3*4 D2 Le langage Les éléments de bases du langage 43 / 95
44 Source et destination Exemple: Instruction Source Destination MOVE D 0, D 1 D 0 D 1 En C i = 3 + i; i est la destination En ADD #3, D 1 Le langage Les éléments de bases du langage 44 / 95
45 Registres de données et opérations arihtmétiques En C En D 1 = D 1 + D 2 ; ADD D 2, D 1 D 1 = D 1 D 2 ; SUB D 2, D 1 i = 3 i; MULU #3, D 1 i = 3/i; DIVU #3, D 1 Le langage Les éléments de bases du langage 45 / 95
46 Registres de données et Opérations logiques En C En D 1 = D 1 >> 2; ASR #2, D 1 D 1 = D 1 << 3; ASL #3, D 1 D 1 = D 1 & 0xFE; BCLR #0, D 1 D 1 = D 1 0x01; BSET #0, D 1 D 1 = D 1 ˆ 0x01; BCHG #0, D 1 Le langage Les éléments de bases du langage 46 / 95
47 Décalages C 0... LSR.L #1, D C... 0 LSL.L #1, D1 LSL = ASL C... ROL.L #1, D C... ROR.L #1, D s C ASR.L #1, D1 Le langage Les éléments de bases du langage 47 / 95
48 Structure d un programme MAX EQU 200 PROG EQU $0FF0000 E t i q u e t t e s ORG PROG Programme p r i n c i p a l CLR.L D0 CLR.L D1 BOUC BSR SOMME ADDI #1,D1 CMPI #MAX, D1 BLE BOUC TRAP #0 SOMME ADD D1, D0 Sous Programmes RTS DS.L 100 PILE DS.L 1 END Le langage Les éléments de bases du langage 48 / 95
49 Conception d un programme Problème Faire la somme des 250 premiers entiers. Faire un organigramme Codage en assembleur assemblage debogguage Le langage Les éléments de bases du langage 49 / 95
50 Organigramme Somme=0 i=0 i<=250? Non Oui Somme = Somme + i i=i+1 Fin du sousprogramme Le langage Les éléments de bases du langage 50 / 95
51 Avant le le codage en assembleur Il y a deux étapes préliminaires : Affecter les registres aux variables : Les 8 registres D 0, D 1, D 7 peuvent être affectés à des variables. définir les points de branchements Etiquettes de branchement Il y a deux sortes de branchements : en séquence : pas d étiquettes vers une autre instruction : nécessite une étiquette de branchement Le langage Les éléments de bases du langage 51 / 95
52 Avant le codage Somme=0 Somme D 0 Etiquettes de branchements i=0 i D 1 TEST i<=250? Non Oui Somme = Somme + i i=i+1 FIN Fin du sousprogramme Le langage Les éléments de bases du langage 52 / 95
53 Codage Somme=0 CLR D 0 i=0 CLR D 1 TEST i<=250? TEST CMPI #250,D 1 BGT FIN Somme = Somme + i ADD D 1,D 0 i=i+1 ADD #1,D 1 BRA TEST FIN Fin du programme FIN TRAP #0 Le langage Les éléments de bases du langage 53 / 95
54 Les modes d adressage L adressage Registre Direct L adressage Registre Immédiat L adressage Absolu L adressage Immédiat L adressage Relatif au compteur au compteur programme L adressage Implicite Le langage Les modes d adressage 54 / 95
55 Adressage Registre Direct Exemple : MOVE.W D 0,$1FFE Transfère les 16 bits de poids faible du registre de données D 0 vers l emplacement destination $1FFE et $1FFF La taille peut être : L octet : 8 bits Le mot : 16 bits Le double mot : 32 bits Remarque Attention : Si la taille spécifiée est le mot (.W) ou le mot long (.L) l adresse de destination doit être impérativement PAIRE. Sinon si le transfert est de type Byte (.B) alors une adresse impaire est autorisée. Le langage Les modes d adressage 55 / 95
56 Adressage Registre de Données : AE=Dn MOVE.W D 0,$1FFE A B C D Mémoire Externe D 0 Poids Fort MSB Poids faible LSB x x x x $1 FFE $1 FFF Le langage Les modes d adressage 56 / 95
57 Adressage Registre d adresse : AE = An Exemple : MOVE.W A 2,$4000 Transfère les 16 bits de poids faible du registre d adresse A 2 vers l emplacement destination $4000 et $4001 La taille peut être : L octet : 8 bits Le mot : 16 bits Le double mot : 32 bits Remarque Ce transfert n affecte pas le registre d état (SR). Le langage Les modes d adressage 57 / 95
58 Adressage Registre d adresse MOVE.W A 2,$ C D Mémoire Externe A 2 Poids Fort MSB Poids faible LSB x x x x $4000 $4001 Le langage Les modes d adressage 58 / 95
59 Adressage Registre d adresse en destination Exemple : MOVE.W $5000,A 2 Transfère les 16 bits contenus aux adresses A 2 des adresses $5000 et $5001 vers A2 avec extension de signe. La taille peut être : Le mot : 16 bits Le double mot : 32 bits Remarque Lors d un transfert de mot (16 bits), il y a une extension de signe sur 32 bits. Le langage Les modes d adressage 59 / 95
60 Adressage Registre d adresse en destination MOVE.W $5000,A F F F F 8 A B 0 Mémoire Externe A 2 Poids Fort MSB Poids faible LSB x x 8 A B 0 x x $5000 $5001 Le langage Les modes d adressage 60 / 95
61 Adressage Registre indirect : AE = (An) Exemple : MOVE.W ( ), D 1 Transfère les 16 bits contenus à partir de l adresse précisée dans le registres. Il y a en effet 2 octets à placer dans D 1. La taille peut être : l octet : 8 bits Le mot : 16 bits Le double mot : 32 bits Remarque Si le transfert est de type mot ou mot long, l adresse placée dans le registre d adresse (ici ) doit être paire. Dans le cas inverse on lèvera l exception numéro 3, appelée : "ILLEGAL ADDRESS". Le langage Les modes d adressage 61 / 95
62 Adressage Registre indirect : AE=(An) MOVE.W (A1),D X X X X 8 A B 0 Mémoire Externe D 1 Poids Fort MSB Poids faible LSB x x 8 A B 0 x x $2000 $ Le langage Les modes d adressage 62 / 95
63 Adressage Registre indirect PostIncrémenté : AE = (An)+ Exemple : MOVE.W (A 5 )+,$2000 Transfère les 16 bits contenus à partir de l adresse précisée dans le registres A 5. Le registre A 5 est ensuite incrémenté de la taille correspondant au transfert c.a.d Word = 2. Remarque Le registre d adresse doit pointer vers une adresse PAIRE lorsque le transfert est fait sur un mot (W ) ou un mot long (L). L incrément du registre d adresse est déterminé par la taille du transfert : Octet : B, Mot :W ou mot Long : L Le langage Les modes d adressage 63 / 95
64 Adressage Post-Incrémenté AE = (An) MOVE.B (A5)+,$5000 AVANT F F E Mémoire Externe A 5 APRES +1 Source x x 8 A B 0 x x $2FFE $ F F F A 5 Destination 8 A x x $5000 $5001 Le langage Les modes d adressage 64 / 95
65 Adressage Post-Incrémenté AE = (An) MOVE.W (A5)+,$5000 AVANT F F E Adresse paire Mémoire Externe A 5 APRES +2 Source x x 8 A B 0 x x $2FFE $2FFF A 5 Destination 8 A B 0 $5000 $5001 Le langage Les modes d adressage 65 / 95
66 Adressage Post-Incrémenté AE = (An) AVANT MOVE.L (A5)+,$5000 Adresse paire Mémoire Externe F F E A 5 +4 Source 8 A B 0 2 F 3 3 $2FFE $3000 $3001 $3002 APRES A 5 Destination 8 A B 0 2 F 3 3 x x $5000 $5001 $5002 $5003 Le langage Les modes d adressage 66 / 95
67 Adressage Registre indirect Prédécrémenté : AE = (A n ) Exemple : MOVE.W (A 5 ),$5000 On décrémente d abord A 5 : A 5 = A 5 2. On transfère ensuite les 16 bits contenus à partir de la nouvelle adresse précisée dans le registre A 5 vers l adresse mémoire $5000. Remarques La taille précisée par l instruction peut être du type Octet, Mot ou Long. Le registre d adresse doit pointer vers une adresse PAIRE lorsque le transfert est fait sur un mot (W ) ou un mot long (L). Le décrément du registre d adresse est déterminé par la taille du transfert : Octet : B, Mot :W ou mot Long : L. Si la taille est l octet et que le registre d adresse est le registre de pile (A7), alors il y a toujours décrémentation de 2 pour laisser la pile sur une adresse paire. Le langage Les modes d adressage 67 / 95
68 Adressage Pré-Décrémenté AE = (A n ) MOVE.W -(A5),$5000 AVANT Mémoire Externe A 5 APRES -2 Source x x 8 A B 0 x x $2000 $ A 5 Destination x x 8 A B 0 x x $5000 $5001 Le langage Les modes d adressage 68 / 95
69 Adressage indirect avec déplacement AE = (A n ) + d 16 Exemple : MOVE.L $5000(A 5 ), D 5 On calcule l Adresses Effective : AE = A 5 + $5000 avec extension sur 32 bits. On transfère ensuite les 32 bits contenus dans l Adresse Effective vers l adresse mémoire $5000. Remarques La taille précisée par l instruction peut être du type Octet, Mot ou Long. Le registre d adresse doit pointer vers une adresse PAIRE lorsque le transfert est fait sur un mot (W ) ou un mot long (L). Si la taille est l octet l adresse peut être paire ou impaire Le langage Les modes d adressage 69 / 95
70 Adressage Post-Incrémenté AE = (A n ) + d MOVE.W $5000(A5),D Mémoire Externe D 5 Source A 5 $7000 $7001 $7002 $7003 Le langage Les modes d adressage 70 / 95
71 Adressage indirect avec déplacement et index AE = (A n ) + D n + d 8 Exemple : MOVE.W $08(A 2, D 3.W ), D 0 On calcule l Adresses Effective : AE = A 5 + $8 + D 3 avec extension de signe de l index et du déplacement sur 32 bits. On transfère ensuite les 16 bits contenus dans l Adresse Effective vers l adresse mémoire D 0. Remarques La taille précisée par l instruction peut être du type Octet, Mot ou Long. Le registre d adresse doit pointer vers une adresse PAIRE lorsque le transfert est fait sur un mot (W ) ou un mot long (L). Si la taille est l octet l adresse peut être paire ou impaire. Le langage Les modes d adressage 71 / 95
72 Adressage indirect avec déplacement et index AE = (A n ) + D n + d 8 (index D N long) MOVE.W $08(A2,D3.L),D0 MOVE.W $08(A 2,D 3.L),D AE= F X X X X A B C D Mémoire Externe D F A C B D $21008 $21009 D A 2 Le langage Les modes d adressage 72 / 95
73 Adressage Absolu Exemple : MOVE.W $2000,$5000 C est une instruction permettant un transfert de mémoire à mémoire. On transfère ensuite les 16 bits contenus dans des adresses $2000,$2001 vers les adresses $5000,$5001 Remarques La taille précisée par l instruction peut être du type Octet (adresse paire ou impaire), Mot ou Long (adresse paire). Le langage Les modes d adressage 73 / 95
74 Adressage Absolu MOVE.W $2000,$ Mémoire Externe Destination A C B D $5000 $5001 Source A C B D $2000 $2001 Le langage Les modes d adressage 74 / 95
75 Adressage Immédiat Exemple : MOVEA.W #$2000,A 5 C est une instruction charge le registre A 5 et réalise une extension de signe. Remarques La taille précisée par l instruction peut être du type Mot ou Long. Le langage Les modes d adressage 75 / 95
76 Adressage Immédiat MOVEA.W #8000,A F F F F Extension de signe A 5 Le langage Les modes d adressage 76 / 95
77 Adressage Immédiat MOVE.B #$F4,D x x x x x x F 4 Non affectés D 2 Le langage Les modes d adressage 77 / 95
78 Adressage Immédiat Rapide Exemple : MOVEQ.W #$8A,D 4 Remarques Cette instruction est codée sur 16 bits, elle charge D4 avec la valeur $8A et fait l extension de signe : D 4 = FFFFFF 8A la destination est toujours un registre de données ; la taille ne peut être que l octet ; il y a extension de signe sur 32 bits. Le langage Les modes d adressage 78 / 95
79 ADDQ et SUBQ Exemple : ADDQ.W #3,D 4 Index du déplacement 000 = 8, 001 = 1, 0110 = = 7 ; Le langage Les modes d adressage 79 / 95
80 Adressage immédiat avec une adresse en destination Exemple : ADDQ.W #3,$2000 Memoire[$4000] = Memoire[$4000] + 3; Le langage Les modes d adressage 80 / 95
81 Accés au BIOS PROG EQU $0FF0000 ORG PROG LEA PILE (PC), A7 PEA CHAINE(PC) MOVE #9, (A7) TRAP #1 ADD.L #8,A7 TRAP #0 CHAINE DC.B $0A, $0D, "HELLO MONDE CRUEL", $0A, $0D, 0 DS.L 100 PILE DS.L 1 END Le langage les entrées - sorties : Communication avec le BIOS 81 / 95
82 Accés au BIOS PROG EQU $0FF0000 ORG PROG $0FF0000 LEA PILE (PC), A7 $0FF0002 PEA CHAINE(PC) $0FF0004 MOVE #9, (A7) $0FF0006 TRAP #1 $0FF0008 ADD.L #8,A7 $0FF000A TRAP #0 $0FF000C CHAINE DC.B $0A, $0D, "HELLO MONDE CRUEL", $0A, $0D DS.L 100 $0FF006E PILE DS.L 1 END Le langage les entrées - sorties : Communication avec le BIOS 82 / 95
83 Chargement de l adressse de pile Exécution de LEA PILE(PC), A 7 Bas de pile A F F E Table des symboles PILE 00FF006E CHAINE 00FF000A Le langage les entrées - sorties : Communication avec le BIOS 83 / 95
84 Chargement de l adresse de la chaîne à afficher Exécution de PEA CHAINE(PC) 0 0 F F A Bas de pile A F F A Table des symboles PILE 00FF006E CHAINE 00FF000A Le langage les entrées - sorties : Communication avec le BIOS 84 / 95
85 Chargement du numéro de la fonction d affichage : 9 Exécution de MOVE #9, (A 7 ) F F A Bas de pile A F F Le langage les entrées - sorties : Communication avec le BIOS 85 / 95
86 Programme d accés au BIOS Exécution de TRAP #1 TRAP #1 Appel BIOS n 9 RS232 BI Le langage les entrées - sorties : Communication avec le BIOS 86 / 95
87 Programme d accés au BIOS Recherche chaîne de caractères RS232 BI Le langage les entrées - sorties : Communication avec le BIOS 87 / 95
88 Programme d accés au BIOS Envoie chaîne de caractères RS232 >HELLO MONDE CRUEL >. BI Le langage les entrées - sorties : Communication avec le BIOS 88 / 95
89 Les sous-programmes Transformons le programme précédent pour créer un sous-programme : Déclarer la pile système Choisir un registre pour le passage de paramètres l écriture du sous-programme dans une zone disctinte du programme principal l appel du sous-programme Le langage les entrées - sorties : Communication avec le BIOS 89 / 95
90 Les sous-programmes : un exemple PROG EQU $0FF0000 ORG PROG LEA PILE (PC), A7 LEA CHAINE(PC), A1 BSR AFFICH BOUC BRA BOUC AFFICH MOVE D0, (A7) MOVE.L A1, (A7) MOVE #9, (A7) TRAP #1 ADDQ.L #6,A7 MOVE ( A7)+,D0 RTS CHAINE DC.B $0A, $0D, "HELLO EVERYBODY", $0A, $0D, 0 DS.L 100 PILE DS.L 1 END Le langage les entrées - sorties : Communication avec le BIOS 90 / 95
91 Les transferts : MOVE PROG EQU $0FF0000 ORG PROG LEA PILE (PC), A7 MOVE #134,D0 MOVE # 100,D1 MOVE.L D0, (A7) MOVE.L ( A7)+,D1 MOVEM.L D0 D7, (A7) TRAP #0 DS.L 100 PILE DS.L 1 END Le langage les entrées - sorties : Communication avec le BIOS 91 / 95
92 Les transferts : MOVE PROG EQU $0FF0000 ORG PROG LEA PILE (PC), A7 MOVE #134,D0 MOVE # 100,D1 MOVE.L D0, (A7) MOVE.L ( A7)+,D1 MOVEM.L D0 D7, (A7) TRAP #0 DS.L 100 PILE DS.L 1 END Le langage les entrées - sorties : Communication avec le BIOS 92 / 95
93 Les données statiques : tables d entiers et chaines de caractères PROG EQU $0FF0000 ORG PROG LEA PILE (PC), A7 programme p r i n c i p a l TRAP #0 TAB DC.B 1, 3, 5, 117, 2000, $AFB6, 23 CH1 DC.B " h e l l o world ",0 CH2 DC.B $0A, $0D, A, B,0 DS.L 100 PILE DS.L 1 END Le langage les entrées - sorties : Communication avec le BIOS 93 / 95
94 Les opérations arithmétiques : La multiplication PROG EQU $0FF0000 ORG PROG LEA PILE (PC), A7 MOVE MULU MOVE MULS #7,D0 #100,D0 # 4,D1 #100,D1 TRAP #0 DS.L 100 PILE DS.L 1 END Le langage les entrées - sorties : Communication avec le BIOS 94 / 95
95 Les opérations arithmétiques : La division PROG EQU $0FF0000 ORG PROG LEA PILE (PC), A7 MOVE DIVU MOVE DIVS #1240,D0 # 1240,D1 #100,D0 #100,D1 TRAP #0 DS.L 100 PILE DS.L 1 END Le langage les entrées - sorties : Communication avec le BIOS 95 / 95
TD Architecture des ordinateurs. Jean-Luc Dekeyser
TD Architecture des ordinateurs Jean-Luc Dekeyser Fiche 1 Nombres de l informatique Exercice 1 Une entreprise désire réaliser la sauvegarde de ses données sur un site distant. Le volume de données à sauvegarder
DU BINAIRE AU MICROPROCESSEUR - D ANGELIS CIRCUITS CONFIGURABLES NOTION DE PROGRAMMATION
145 NOTION DE PROGRAMMATION 1/ Complétons notre microprocesseur Nous avons, dans les leçons précédentes décrit un microprocesseur théorique, cependant il s inspire du 6800, premier microprocesseur conçu
Jeu d instructions NIOS II
Jeu d instructions NIOS II 1 Formats d instructions Le processeur NIOS II a un jeu d instructions de type RISC. Il possède 32 registres de 32 bits, notés r0 à r31, avec r0 0. Les instructions sont de longueur
Rappels d architecture
Assembleur Rappels d architecture Un ordinateur se compose principalement d un processeur, de mémoire. On y attache ensuite des périphériques, mais ils sont optionnels. données : disque dur, etc entrée
CM2 L architecture MIPS32
CM2 L architecture MIPS32 Olivier Marchetti (CM-TD-TP) Alexandre Brière (TD-TP) Laboratoire d informatique de Paris 6 Pôle SoC UPMC Année 2014-2015 Instructions MIPS Contrôle Données en MIPS E/S en MIPS
PIC : COURS ASSEMBLEUR
PIC : COURS ASSEMBLEUR I) Fonctions de base d une machine informatique Contenir de façon permanente les tâches à exécuter (mémoire programme) en ROM ou sur support magnétique. Contenir de façon temporaire
Ordinateurs, Structure et Applications
Ordinateurs, Structure et Applications Cours 10, Les interruptions Etienne Tremblay Université Laval, Hiver 2012 Cours 10, p.1 Les interruptions du 8086 Une interruption interrompt l exécution séquentielle
Microprocesseur + Logiciel
Microprocesseur + Logiciel Robot EVALBOT MOHAMED AKIL BUREAU 5253 UNITE IGI 1001 PROGRAMMATION DES MICROPROCESSEURS Présentation [IGI1001] CONTEXTE SCIENTIFIQUE... 4 1. OBJECTIFS DE L UNITE... 6 2. OBJECTIFS
ASR1 TD7 : Un microprocesseur RISC 16 bits
{Â Ö Ñ º ØÖ Ý,È ØÖ ºÄÓ Ù,Æ ÓÐ ºÎ ÝÖ Ø¹ ÖÚ ÐÐÓÒ} Ò ¹ÐÝÓÒº Ö ØØÔ»»Ô Ö Óº Ò ¹ÐÝÓÒº Ö» Ö Ñ º ØÖ Ý»¼ Ö½» ASR1 TD7 : Un microprocesseur RISC 16 bits 13, 20 et 27 novembre 2006 Présentation générale On choisit
La carte à puce. Jean-Philippe Babau
La carte à puce Jean-Philippe Babau Département Informatique INSA Lyon Certains éléments de cette présentation sont issus de documents Gemplus Research Group 1 Introduction Carte à puce de plus en plus
Conception de circuits numériques et architecture des ordinateurs
Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2014-2015 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 Codage des nombres en base 2, logique
Codage d information. Codage d information : -Définition-
Introduction Plan Systèmes de numération et Représentation des nombres Systèmes de numération Système de numération décimale Représentation dans une base b Représentation binaire, Octale et Hexadécimale
GPA770 Microélectronique appliquée Exercices série A
GPA770 Microélectronique appliquée Exercices série A 1. Effectuez les calculs suivants sur des nombres binaires en complément à avec une représentation de 8 bits. Est-ce qu il y a débordement en complément
Architecture des ordinateurs
Architecture des ordinateurs Cours 4 5 novembre 2012 Archi 1/22 Micro-architecture Archi 2/22 Intro Comment assembler les différents circuits vus dans les cours précédents pour fabriquer un processeur?
IFT1215 Introduction aux systèmes informatiques
Introduction aux circuits logiques de base IFT25 Architecture en couches Niveau 5 Niveau 4 Niveau 3 Niveau 2 Niveau Niveau Couche des langages d application Traduction (compilateur) Couche du langage d
Conversion d un entier. Méthode par soustraction
Conversion entre bases Pour passer d un nombre en base b à un nombre en base 10, on utilise l écriture polynomiale décrite précédemment. Pour passer d un nombre en base 10 à un nombre en base b, on peut
Architecture des ordinateurs TD1 - Portes logiques et premiers circuits
Architecture des ordinateurs TD1 - Portes logiques et premiers circuits 1 Rappel : un peu de logique Exercice 1.1 Remplir la table de vérité suivante : a b a + b ab a + b ab a b 0 0 0 1 1 0 1 1 Exercice
Info0101 Intro. à l'algorithmique et à la programmation. Cours 3. Le langage Java
Info0101 Intro. à l'algorithmique et à la programmation Cours 3 Le langage Java Pierre Delisle, Cyril Rabat et Christophe Jaillet Université de Reims Champagne-Ardenne Département de Mathématiques et Informatique
Cours Informatique 1. Monsieur SADOUNI Salheddine
Cours Informatique 1 Chapitre 2 les Systèmes Informatique Monsieur SADOUNI Salheddine Un Système Informatique lesystème Informatique est composé de deux parties : -le Matériel : constitué de l unité centrale
DE L ALGORITHME AU PROGRAMME INTRO AU LANGAGE C 51
DE L ALGORITHME AU PROGRAMME INTRO AU LANGAGE C 51 PLAN DU COURS Introduction au langage C Notions de compilation Variables, types, constantes, tableaux, opérateurs Entrées sorties de base Structures de
Assembleur. Faculté I&C, André Maurer, Claude Petitpierre
Assembleur Faculté I&C, André Maurer, Claude Petitpierre INTRODUCTION Logiciel utilisé Faculté I&C, André Maurer, Claude Petitpierre MEMOIRE Mémoire Faculté I&C, André Maurer, Claude Petitpierre Mémoire
Licence ST Université Claude Bernard Lyon I LIF1 : Algorithmique et Programmation C Bases du langage C 1 Conclusion de la dernière fois Introduction de l algorithmique générale pour permettre de traiter
Assembleur i8086. Philippe Preux IUT Informatique du Littoral. Année universitaire 95 96
Assembleur i8086 Philippe Preux IUT Informatique du Littoral Année universitaire 95 96 1 Avertissement Ce document décrit le langage d assemblage étudié et utilisé dans le cadre des TP d architecture.
MICROINFORMATIQUE NOTE D APPLICATION 1 (REV. 2011) ARITHMETIQUE EN ASSEMBLEUR ET EN C
Haute Ecole d Ingénierie et de Gestion Du Canton du Vaud MICROINFORMATIQUE NOTE D APPLICATION 1 (REV. 2011) ARITHMETIQUE EN ASSEMBLEUR ET EN C Programmation en mode simulation 1. DOCUMENTS DE RÉFÉRENCE...
Contraintes, particularités. 1. Généralités... 2. 2. Gestion de la mémoire... 2. a. Type des variables et constantes... 2
C Embarque Contraintes, particularités 1. Généralités... 2 2. Gestion de la mémoire... 2 a. Type des variables et constantes.... 2 b. Variables locales ou globales... 3 3. Interruptions... 5 4. Imposer
Modules d automatismes simples
Modules d automatismes simples Solutions pour automatiser Modules d'automatismes Enfin, vraiment simple! Un concentré de solution Pour vos petites applications d'automatismes millenium gère : Temporisations
ELP 304 : Électronique Numérique. Cours 1 Introduction
ELP 304 : Électronique Numérique Cours 1 Introduction Catherine Douillard Dépt Électronique Les systèmes numériques : généralités (I) En électronique numérique, le codage des informations utilise deux
Informatique Générale
Informatique Générale Guillaume Hutzler Laboratoire IBISC (Informatique Biologie Intégrative et Systèmes Complexes) guillaume.hutzler@ibisc.univ-evry.fr Cours Dokeos 625 http://www.ens.univ-evry.fr/modx/dokeos.html
Glossaire des nombres
Glossaire des nombres Numérisation et sens du nombre (4-6) Imprimeur de la Reine pour l'ontario, 008 Nombre : Objet mathématique qui représente une valeur numérique. Le chiffre est le symbole utilisé pour
La mémoire. Un ordinateur. L'octet. Le bit
Introduction à l informatique et à la programmation Un ordinateur Un ordinateur est une machine à calculer composée de : un processeur (ou unité centrale) qui effectue les calculs une mémoire qui conserve
Introduction à l architecture des ordinateurs. Adrien Lebre Décembre 2007
Introduction à l architecture des ordinateurs Adrien Lebre Décembre 2007 Plan - partie 1 Vue d ensemble La carte mère Le processeur La mémoire principal Notion de bus Introduction à l architecture des
1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :
GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours
Architecture des ordinateurs Introduction à l informatique
Architecture des ordinateurs Introduction à l informatique 17 septembre 2004 1 2 3 4 5 6 Les interrupteurs... 0V 5V Ce sont des composants électroniques qui laissent pser un courant principal lorsque la
Programmation C. Apprendre à développer des programmes simples dans le langage C
Programmation C Apprendre à développer des programmes simples dans le langage C Notes de cours sont disponibles sur http://astro.u-strasbg.fr/scyon/stusm (attention les majuscules sont importantes) Modalités
Les fonctions logiques
1 Les fonctions logiques Le fonctionnement des ordinateurs tout comme d autres appareils électroniques repose sur l emploi des circuits électroniques de logique binaire ou électronique numérique. Dans
Partie 1. Professeur : Haouati Abdelali. CPGE Lycée Omar Ibn Lkhattab - Meknès www.haouati.com haouaticpge@gmail.com
Partie 1 Professeur : Haouati Abdelali CPGE Lycée Omar Ibn Lkhattab - Meknès www.haouati.com haouaticpge@gmail.com Partie I : Généralités et algorithmique de base 1. Environnement matériel et logiciel
Transmissions série et parallèle
1. Introduction : Un signal numérique transmet généralement plusieurs digits binaires. Exemple : 01000001 ( huit bits). Dans une transmission numérique on peut envisager deux modes : les envoyer tous en
Programmation assembleur : aperçu
Assembleur : Younès EL AMRANI. 1 Programmation assembleur : aperçu Programmation en assembleur : NASM Module M14 Semestre 4 Printemps 2010 Equipe pédagogique : Younès El Amrani, Abdelhakim El Imrani, Faissal
Structure d un programme
Architecture des ordinateurs Cours 6 Structure d un programme 3 décembre 2012 Archi 1/30 Programme en Assembleur Archi 2/30 Sections de données programme en assembleur = fichier texte (extension.asm) organisé
Logique séquentielle
Bascules et logique séquentielle aniel Etiemble de@lri.fr Logique séquentielle Logique séquentielle Le système a des «états» ans un système séquentiel Éléments de mémorisation Les sorties dépendent des
VIII- Circuits séquentiels. Mémoires
1 VIII- Circuits séquentiels. Mémoires Maintenant le temps va intervenir. Nous avions déjà indiqué que la traversée d une porte ne se faisait pas instantanément et qu il fallait en tenir compte, notamment
IV- Comment fonctionne un ordinateur?
1 IV- Comment fonctionne un ordinateur? L ordinateur est une alliance du hardware (le matériel) et du software (les logiciels). Jusqu à présent, nous avons surtout vu l aspect «matériel», avec les interactions
Cours d algorithmique pour la classe de 2nde
Cours d algorithmique pour la classe de 2nde F.Gaudon 10 août 2009 Table des matières 1 Avant la programmation 2 1.1 Qu est ce qu un algorithme?................................. 2 1.2 Qu est ce qu un langage
RÉALISATION ET MISE AU POINT D UN SYSTÈME DE TÉLÉSURVEILLANCE VIDÉO
E.N.S.E.R.B. Romain COMBELAS Frédéric BONNIN 3ème année. Option TIC MÉMOIRE DE FIN D ÉTUDES RÉALISATION ET MISE AU POINT D UN SYSTÈME DE TÉLÉSURVEILLANCE VIDÉO Encadré par : M. Patrice KADIONIK M. Yannick
Représentation des Nombres
Chapitre 5 Représentation des Nombres 5. Representation des entiers 5.. Principe des représentations en base b Base L entier écrit 344 correspond a 3 mille + 4 cent + dix + 4. Plus généralement a n a n...
Rappels Entrées -Sorties
Fonctions printf et scanf Syntaxe: écriture, organisation Comportement Données hétérogènes? Gestion des erreurs des utilisateurs 17/11/2013 Cours du Langage C ibr_guelzim@yahoo.fr ibrahimguelzim.atspace.co.uk
Comme chaque ligne de cache a 1024 bits. Le nombre de lignes de cache contenu dans chaque ensemble est:
Travaux Pratiques 3. IFT 1002/IFT 1005. Structure Interne des Ordinateurs. Département d'informatique et de génie logiciel. Université Laval. Hiver 2012. Prof : Bui Minh Duc. Tous les exercices sont indépendants.
Concevoir son microprocesseur
Concevoir son microprocesseur structure des systèmes logiques Jean-Christophe Buisson Collection Technosup Ellipses Avant-propos Ce livre s adresse aux étudiants en informatique de licence et maîtrise,
3. Structure des ordinateurs. 3.1 L' Unité Centrale (UC) ou processeur (Central Processing Unit CPU)
ASI Chapitre 3 : Structure des ordinateurs 40 ASI Chapitre 3 : Structure des ordinateurs 41 3. Structure des ordinateurs Le modèle d'architecture de la plupart des ordinateurs actuels provient d'un travail
Informatique Industrielle Année 2004-2005. Architecture des ordinateurs Note de cours T.Dumartin
Informatique Industrielle Année 2004-2005 Architecture des ordinateurs Note de cours T.Dumartin 1 GENERALITES 5 1.1 INTRODUCTION 5 1.2 QU ENTEND-T-ON PAR ARCHITECTURE? 5 1.3 QU EST CE QU UN MICROPROCESSEUR?
Licence Sciences et Technologies Examen janvier 2010
Université de Provence Introduction à l Informatique Licence Sciences et Technologies Examen janvier 2010 Année 2009-10 Aucun document n est autorisé Les exercices peuvent être traités dans le désordre.
Cours d Informatique
Cours d Informatique 1ère année SM/SMI 2007/2008, Info 2 Département de Mathématiques et d Informatique, Université Mohammed V elbenani@hotmail.com sayah@fsr.ac.ma 2007/2008 Info2, 1ère année SM/SMI 1
Logiciel de base. Première année ENSIMAG
Logiciel de base Première année ENSIMAG 1 Procédures, paramètres, pile En assembleur une fonction est une étiquette, c'est l'adresse de sa première instruction Lors de l'appel d'une fonction, la pile sert
Programmation en langage C d un µcontrôleur PIC à l aide du compilateur C-CCS Sommaire
Programmation en langage C d un µcontrôleur PIC à l aide du compilateur C-CCS CCS Sommaire Généralités sur le langage. 2 Structure d un programme en C.. 3 Les constantes et équivalences.. 4 Les variables...
UE Programmation Impérative Licence 2ème Année 2014 2015
UE Programmation Impérative Licence 2 ème Année 2014 2015 Informations pratiques Équipe Pédagogique Florence Cloppet Neilze Dorta Nicolas Loménie prenom.nom@mi.parisdescartes.fr 2 Programmation Impérative
Compilation (INF 564)
Présentation du cours Le processeur MIPS Programmation du MIPS 1 Compilation (INF 564) Introduction & architecture MIPS François Pottier 10 décembre 2014 Présentation du cours Le processeur MIPS Programmation
Chapitre 4 : Les mémoires
1. Introduction: Chapitre 4 : Les mémoires Nous savons que dans un ordinateur toutes les informations : valeur numérique, instruction, adresse, symbole (chiffre, lettre,... etc.) sont manipulées sous une
Architecture des ordinateurs : Programmation des processeurs avec l'environnement «y86» (INF155)
Architecture des ordinateurs : Programmation des processeurs avec l'environnement «y86» (INF155) F. Pellegrini Université Bordeaux 1 Ce document est copiable et distribuable librement et gratuitement à
Ordinateurs, Structure et Applications
Ordinateurs, Structure et Applications Cours 19, Le USB Etienne Tremblay Université Laval, Hiver 2012 Cours 19, p.1 USB signifie Universal Serial Bus USB Le USB a été conçu afin de remplacer le port série
Le codage informatique
Outils de Bureautique Le codage informatique (exemple : du binaire au traitement de texte) PLAN 3) Le codage binaire 4) Représentation physique des bits 5) Le bit est un peu court... 6) Codage de texte
CQP 112 Introduc/on à la programma/on. Thème 2 : Architecture d un système informa/que. Département d informa/que
CQP 112 Introduc/on à la programma/on Thème 2 : Architecture d un système informa/que Département d informa/que CQP 112 : Introduc/on à la programma/on Plan 1. Historique des ordinateurs 2. Composants
Jeux de caracte res et encodage (par Michel Michaud 2014)
Jeux de caracte res et encodage (par Michel Michaud 2014) Les ordinateurs ne traitent que des données numériques. En fait, les codages électriques qu'ils conservent en mémoire centrale ne représentent
CARTES A PUCE. Pascal Urien - Cours cartes à puce 2010-24/06/10 Page 1
CARTES A PUCE Page 1 Table des matières I- Aperçu de la carte à puce.... 3 Historique... 3 Les marchés.... 4 La technologie des cartes à puce... 5 Les cartes à mémoire.... 5 Les cartes à microprocesseurs....
9 rue Georges Besse BP 47 78330 FONTENAY LE FLEURY FRANCE Tél.:(33) 1 30 58 90 09 fax:(33) 1 30 58 21 33 http://www.adas.fr
CARTE D'ACQUISITION MULTIFONCTIONS ECHANTILLONNAGES SIMULTANES PCI 160 Carte d'usage général 16 entrées analogiques différentielles isochrones protégées à ± 40V VIN = +/- 10VPE (G = 1) 32 Entrées/Sorties
Conception de circuits numériques et architecture des ordinateurs
Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot et Sébastien Viardot Année universitaire 2011-2012 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 Codage des
Organisation des Ordinateurs
Organisation des Ordinateurs Bernard Boigelot E-mail : boigelot@montefiore.ulg.ac.be URL : http://www.montefiore.ulg.ac.be/~boigelot/ http://www.montefiore.ulg.ac.be/~boigelot/cours/org/ 1 Chapitre 1 Les
UEO11 COURS/TD 1. nombres entiers et réels codés en mémoire centrale. Caractères alphabétiques et caractères spéciaux.
UEO11 COURS/TD 1 Contenu du semestre Cours et TDs sont intégrés L objectif de ce cours équivalent a 6h de cours, 10h de TD et 8h de TP est le suivant : - initiation à l algorithmique - notions de bases
Document de formation pour une solution complète d automatisation Totally Integrated Automation (T I A) MODULE A5 Programmation de la CPU 314C-2DP
Document de formation pour une solution complète d automatisation Totally Integrated Automation (T I A) MODULE A5 Document de formation T I A Page 1 sur 23 Module A5 Ce document a été édité par Siemens
INITIATION AU LANGAGE C SUR PIC DE MICROSHIP
COURS PROGRAMMATION INITIATION AU LANGAGE C SUR MICROCONTROLEUR PIC page 1 / 7 INITIATION AU LANGAGE C SUR PIC DE MICROSHIP I. Historique du langage C 1972 : naissance du C dans les laboratoires BELL par
SUR MODULE CAMÉRA C38A (OV7620)
Applications maquette d'étude EP10K20 DÉMULTIPLEXEUR BT.656 SUR MODULE CAMÉRA C38A OV7620 SCHÉMAS ET DESCRIPTIONS AHDL 1. Schéma principal Le démultiplexeur proprement dit est la fonction "Decod_BT656_1".
CONVERTISSEUR RS 232/485 NOTICE
CONVERTISSEUR RS 232/485 068745 068745 NOTICE Ce convertisseur TCP/IP permet de convertir tous équipements à liaison série et de les superviser sur un réseau LAN. Sommaire 1 Description du produit...2
Cours d Algorithmique et de Langage C 2005 - v 3.0
Cours d Algorithmique et de Langage C 2005 - v 3.0 Bob CORDEAU cordeau@onera.fr Mesures Physiques IUT d Orsay 15 mai 2006 Avant-propos Avant-propos Ce cours en libre accès repose sur trois partis pris
La technologie Java Card TM
Présentation interne au CESTI La technologie Java Card TM sauveron@labri.u-bordeaux.fr http://dept-info.labri.u-bordeaux.fr/~sauveron 8 novembre 2002 Plan Qu est ce que Java Card? Historique Les avantages
Les intermédiaires privés dans les finances royales espagnoles sous Philippe V et Ferdinand VI
Les intermédiaires privés dans les finances royales espagnoles sous Philippe V et Ferdinand VI Jean-Pierre Dedieu To cite this version: Jean-Pierre Dedieu. Les intermédiaires privés dans les finances royales
Manipulations du laboratoire
Manipulations du laboratoire 1 Matériel Les manipulations de ce laboratoire sont réalisées sur une carte électronique comprenant un compteur 4-bit asynchrone (74LS93) avec possibilité de déclenchement
TIC. Tout d abord. Objectifs. L information et l ordinateur. TC IUT Montpellier
Tout d abord TIC TC IUT Montpellier Nancy Rodriguez Destruel Dans la salle de cours (et partout ailleurs ) : Ponctualité et assiduité exigées Ne pas manger, ni boire, ni dormir, ni travailler à autre chose
La norme Midi et JavaSound
La norme Midi et JavaSound V 1.0-14.2.2006 (update Fev. 07) Jacques Ferber LIRMM - Université Montpellier II 161 rue Ada 34292 Montpellier Cedex 5 Email: ferber@lirmm.fr Home page: www.lirmm.fr/~ferber
Base de l'informatique. Généralité et Architecture Le système d'exploitation Les logiciels Le réseau et l'extérieur (WEB)
Base de l'informatique Généralité et Architecture Le système d'exploitation Les logiciels Le réseau et l'extérieur (WEB) Généralité Comment fonctionne un ordinateur? Nous définirons 3 couches Le matériel
Exécution des instructions machine
Exécution des instructions machine Eduardo Sanchez EPFL Exemple: le processeur MIPS add a, b, c a = b + c type d'opération (mnémonique) destination du résultat lw a, addr opérandes sources a = mem[addr]
Etude de FP3 commande moteur et électroaimant. Déplacement carte et connexion
Etude de FP3 commande moteur et électroaimant Déplacement carte et connexion Décomposition fonctionnelle. - Définir le rôle et caractériser les entrées-sorties de FP3 permettant la commande du moteur et
Systèmes et traitement parallèles
Systèmes et traitement parallèles Mohsine Eleuldj Département Génie Informatique, EMI eleuldj@emi.ac.ma 1 Système et traitement parallèle Objectif Etude des architectures parallèles Programmation des applications
1/24. I passer d un problème exprimé en français à la réalisation d un. I expressions arithmétiques. I structures de contrôle (tests, boucles)
1/4 Objectif de ce cours /4 Objectifs de ce cours Introduction au langage C - Cours Girardot/Roelens Septembre 013 Du problème au programme I passer d un problème exprimé en français à la réalisation d
6 - Le système de gestion de fichiers F. Boyer, UJF-Laboratoire Lig, Fabienne.Boyer@imag.fr
6 - Le système de gestion de fichiers F. Boyer, UJF-Laboratoire Lig, Fabienne.Boyer@imag.fr Interface d un SGF Implémentation d un SGF Gestion de la correspondance entre la structure logique et la structure
EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE
EPREUVE OPTIONNELLE d INFORMATIQUE CORRIGE QCM Remarque : - A une question correspond au moins 1 réponse juste - Cocher la ou les bonnes réponses Barème : - Une bonne réponse = +1 - Pas de réponse = 0
Adressage des données des contrôleurs du WAGO-I/O-SYSTEM 750. Note d application
Adressage des données des contrôleurs du WAGO-I/O-SYSTEM 750, Français Version 2.1.0 23/12/2003 ii General Copyright 2001 by WAGO Kontakttechnik GmbH Tous droits réservés. WAGO Kontakttechnik GmbH Hansastraße
Contrôle d accès UTIL TP N 1 découverte
Contrôle d accès UTIL TP N 1 découverte A partir de : Documents sur CD TIL : \CD usesame\documentations\produits_til\modules\util_tillys fpr_utilv2.pdf FTe_UTiL_V2.pdf UTiL2_express.pdf \CD usesame\documentations\logiciels_til\tilman
Tout savoir sur le matériel informatique
Tout savoir sur le matériel informatique Thème de l exposé : Les Processeurs Date : 05 Novembre 2010 Orateurs : Hugo VIAL-JAIME Jérémy RAMBAUD Sommaire : 1. Introduction... 3 2. Historique... 4 3. Relation
Chapitre 10 Arithmétique réelle
Chapitre 10 Arithmétique réelle Jean Privat Université du Québec à Montréal INF2170 Organisation des ordinateurs et assembleur Automne 2013 Jean Privat (UQAM) 10 Arithmétique réelle INF2170 Automne 2013
Fiche technique CPU 315SN/PN (315-4PN33)
Fiche technique CPU 315SN/PN (315-4PN33) Données techniques N de commande 315-4PN33 Information générale Note - Caractéristiques SPEED-Bus - Données techniques de l'alimentation Alimentation (valeur nominale)
AMICUS 18 (2ème partie) 4) Présentation du logiciel Amicus IDE
AMICUS 18 (2ème partie) Dans la première partie, nous avions présenté la platine Amicus 18 et nous avions réalisé quelques montages simples. Nous allons découvrir un peu mieux la programmation. Dans la
Les opérations binaires
Les opérations binaires Compétences associées A2 : Analyser et interpréter une information numérique Objectifs Etre capable: - De coder les nombres entiers en code complément à 2. - De résoudre les opérations
Les portes logiques. Voici les symboles des trois fonctions de base. Portes AND. Portes OR. Porte NOT
Les portes logiques Nous avons jusqu ici utilisé des boutons poussoirs et une lampe pour illustrer le fonctionnement des opérateurs logiques. En électronique digitale, les opérations logiques sont effectuées
Vers l'ordinateur quantique
Cours A&G Vers l'ordinateur quantique Données innies On a vu dans les chapîtres précédents qu'un automate permet de représenter de manière nie (et même compacte) une innité de données. En eet, un automate
Architecture des Ordinateurs Première partie. Licence d Informatique - IUP Miage - FIIFO
Architecture des Ordinateurs Première partie Cécile Germain Daniel Etiemble Licence d Informatique - IUP Miage - FIIFO Table des matières 1 Introduction 3 2 Les composantes de l ordinateur 7 2.1 Le modèle
Master e-secure. VoIP. RTP et RTCP
Master e-secure VoIP RTP et RTCP Bureau S3-354 Mailto:Jean.Saquet@unicaen.fr http://saquet.users.greyc.fr/m2 Temps réel sur IP Problèmes : Mode paquet, multiplexage de plusieurs flux sur une même ligne,
Hiérarchie matériel dans le monde informatique. Architecture d ordinateur : introduction. Hiérarchie matériel dans le monde informatique
Architecture d ordinateur : introduction Dimitri Galayko Introduction à l informatique, cours 1 partie 2 Septembre 2014 Association d interrupteurs: fonctions arithmétiques élémentaires Elément «NON» Elément
Module M1 Elément 2 : Informatique 1 (I1)
Module M1 Elément 2 : Informatique 1 (I1) ( Cours Prépar paré par Mrs : M. Benchrifa, B. Ahiod Cours Présent senté par Mr : S. Mouline Plan présentation Présentation de la réformer Plan du cours de l él
Architecture Matérielle et Logicielle (LIF6) Cahier d'exercices, automne 2014
Architecture Matérielle et Logicielle (LIF6) Cahier d'exercices, automne 2014 Table des matières 1 Vue d'ensemble de l'ordinateur 4 11 Taille du bus, volume de mémoire centrale 4 12 Petits calculs autour
SCL LOGICIEL DE CONTROL
SCL LOGICIEL DE CONTROL Version 1.3 MRC AUDIO LD- 500 www.mrcaudio.com 1 Contenu 1 - Bienvenu a MRC AUDIO SCL v1.3 2 - Installation du logiciel 3 - Configuration du programme SCL 4 - Contrôle des installations
LA SECURITE DES CARTES A BANDE MAGNETIQUE
Benuts K1wy LA SECURITE DES CARTES A BANDE MAGNETIQUE INTRODUCTION : L information est présente partout dans la vie, et à acquis une importance capitale dans le monde actuel. Il a