AMPLIFICATEUR INTEGRE A TRANSISTORS N MOS On étudie les différents étages d un amplificateur réalisé avec des transistors MOS à canal N tels que : I D = k! W L (V "V GS T 2 (!V DS ( Où k! = µ nc O est une constante technologique de fabrication des MOS. 2 Les dimensions W et L du canal des MOS sont données dans le tableau suivant : T T 2 T 3 T 4 T 5 T 6 T 7 T 8 T 9 T 0 T T 2 T 3 T 4 T 5 T 6 T 7 Largeur W (µm 432 42 2 90 20 2 44 295 366 8 486 3 Longueur L (µm 2 24 99 2 2 55 2 2 2 26 24 40 Sauf indication contraire, on négligera dans les schémas aux petites variations et les calculs la résistance interne r ds des transistors. PARTIE : CHARGE ACTIVE Certains transistors (T 3, T 4, T 7, T, T 7 des figures, 3 et 4 sont montés en «charge active» avec la grille relié au drain. Dessiner le schéma aux variations correspondant à un tel montage et rechercher l expression de la résistance équivalente (r du dipôle ainsi constitué, en fonction de la transconductance g m et de la résistance r ds du transistor. Faire l approximation qui s impose et exprimer cette résistance équivalente en fonction du courant de drain I D et des dimensions W et L du transistor. 2 PARTIE : ETUDE DE L ETAGE D ENTREE (FIG. V DD T3 T4 T v v 2 T2 v e v e v e2 I 0 ri -V SS Figure Ph. ROUX 2005 http://philippe.roux.7.perso.neuf.fr
. Les transistors T et T 2 d une part, T 3 et T 4 d autre part, sont identiques et à la même température. Comment s appelle le montage ainsi constitué? Quelle relation lie les courants de repos? 2. Dessiner le schéma équivalent aux petites variations en remplaçant T 3 et T 4 par la résistance du dipôle équivalent (r 3 et r 4. 2 3. Déterminer le gain A = v " v 2 v e. L exprimer en fonction des dimensions du canal de T et T 3. Faire l application numérique. 4. Montrer que lorsque r i ->, il existe une relation très simple entre v et v 2. 5. Le générateur de courant (I 0, r i de la figure est réalisé avec le montage représenté cidessous dans lequel Q et Q 2 sont identiques. Démontrer que les courants I 0 et I ref sont égaux et déterminer l expression de la résistance interne r i vu entre de drain de Q 2 et la masse. V DD Q4 Q3 I ref I 0 Q Q2 -V SS 3 PARTIE : ETUDE DE L ETAGE INTERMEDIAIRE (FIG.2 V DD T5 T6 v v 2 T7 T8 -V SS Figure 2. Les transistors T 5 et T 6 d une part, T 7 et T 8 d autre part, sont identiques. Rechercher (qualitativement le cheminement de chaque signal v et v 2 et en déduire le déphasage du
signal par rapport à v et à v 2 séparément ; conclure en tenant compte du déphasage existant entre v et v 2. 3 2. On va chercher le gain A 2 = v " v 2. Dessiner d abord le schéma équivalent en remplaçant T 7 par sa résistance équivalente (r 7 et sans négliger les résistances internes (r ds6 et r ds8 de T 6 et T 8 (sinon, il est impossible de calculer. 3. A partir de l équation au nœud de sortie, trouver la relation existant entre v, v 2 et. L écrire sous la forme : v 2! v = A 4. Montrer que le terme A est voisin de et, compte tenu de la relation simple liant v et v 2, donner l expression du gain A 2 en fonction de N. 5. Exprimer N en fonction des courants et des dimensions des transistors. En examinant le fonctionnement en continu du couple constitué par T 7 et T 8, écrire la relation liant les courants de drain des quatre transistors. Donner alors une expression simplifiée de N et calculer numériquement A 2. 4 PARTIE : ETUDE DE L ETAGE AMPLIFICATEUR (FIG.3 V DD T T2 V G0 T0 T9 V G3 T3 -V SS Figure 3. Dessiner le schéma équivalent à T 2 et T 3, rechercher alors l expression du gain A 4 = faire l application numérique compte tenu des valeurs habituelles des paramètres des transistors. 2. L étage amplificateur constitué par T 9 et T 0 est chargé par l ensemble T,T 2 et T 3. Donner l expression de la résistance aux petites variations du dipôle équivalent à cette charge, vue entre D 0 et la masse. La tension V G0 étant maintenue rigoureusement constante par rapport à la masse, comment s appelle le montage amplificateur constitué par T 9 et T 0? et
Calculer son gain en tension A 3 = T 9 et T. Faire l application numérique. 4 et l exprimer en fonction des dimensions du canal de 5 PARTIE : ETUDE DE L ETAGE DE SORTIE (FIG.4 V DD T7 T5 v s T6 T4 -V SS Figure 4. Dessiner le schéma équivalent de cet étage aux petites variations en remplaçant T 7 par la résistance du dipôle équivalent (r 7 et sans négliger les résistances internes (r ds4 et r ds5 de T 4 et T 5. 2. Ecrire d abord l expression de v s en fonction de v gs6. Rechercher ensuite la relation liant v gs6 aux tensions v s et, puis simplifier cette relation en tenant compte des valeurs habituelles des paramètres des transistors. Calculer le gain A 5 = v s L exprimer en fonction des dimensions du canal des transistors T 4, T 5, T 6 et T 7 et faire l A.N. v 3. Calculer le gain de l amplificateur complet : A = s. v e 4. Rechercher l expression de la résistance de sortie R s de l amplificateur, en faisant les approximations qui s imposent.
5 CORRECTION PARTIE : CHARGE ACTIVE ET GENERATEUR DE COURANT Schéma aux variations de la «charge active» grille et drain reliés. G D gmvgs vgs rds i u - S Equation au nœud GD : i " g m v gs " u r ds = 0 avec u = v gs. Résistance équivalente du dipôle : r = u i = = g m // r ds " g m g m r ds Expression dans laquelle r ds = est négligeable devant la transconductance g m. "I D Calcul de la transconductance pour (λ.v DS << : I D = k! W L (V GS "V T 2 g m = d ID W = 2k ' dv GS L (V "V soit avec : V!V = GS T GS T I D " k W L g m = 2 k! W L I D (2 Dans l exercice, on utilisera systématiquement cette relation qui montre que, dans les montages amplificateurs, pour lesquels des valeurs élevées de g m sont requises, il faut des valeurs assez importantes du rapport (W/L. Mais on ne peut pas trop réduire L, sinon la valeur de λ devient trop grande et r ds trop faible. Par ailleurs, une valeur importante de W conduit à une grande surface de la grille et donc à une capacité parasite importante. Enfin, une valeur importante du courant I D nécessitera une tension d alimentation élevée et une consommation de puissance importante. En ce qui concerne la résistance équivalente r du dipôle soit (/g m, pour un courant I D donné, la résistance r sera d autant plus grande que (W/L sera faible donc L grande.
6 2 PARTIE : ETUDE DE L ETAGE D ENTREE (FIG.. On reconnaît un amplificateur différentiel à charge active. Sachant que V GS = V G2S et que les courants de grille sont nuls, on en déduit : I D4 = I D 2 = I 0 2 = I D = I D 3 2. Schéma équivalent dans lequel : r 3 = g m3 et r 4 = g m4 G vgs S vgs2 G2 ve gmvgs D v ri gm2vgs2 D2 v r3 r4 v2 3. v = "r 3 g m v gs v 2 = "r 4 g m 2 v gs2 avec : g m = g m2 et r 3 = r 4 v e = v gs " v gs2 A 2 = v " v 2 ve = "r 3 g m = " g m g m3 = " ( W L ( W L 3 = "4,5 Ce gain dépend donc uniquement du rapport (W/L des transistors, c est-à-dire de la géométrie du canal. Il faut que : (W/L > (W/L 3. 4. Si r i est infinie : g m v gs = gm 2 v gs2 et comme r 3 =r 4, on aura : v = -v 2. Les tensions v et v 2 sont alors d égale amplitude et en opposition de phase, quelles que soient v e et v e2. 5. Les transistors Q et Q 2 constituent un miroir de courant, les transistors Q 3 et Q 4 permettent les décalages de tension nécessaires pour fixer le courant I ref. " On a en effet : I D = I ref = k! W % $ ' (V GS (V T 2 # L & " I D2 = I 0 = k! W % $ ' (V GS2 (V T 2 2 # L & 2 Sachant que Q et Q 2 sont identiques et ont de plus : V GS =V GS2, on obtient : I 0 = I ref.
7 Dessinons le schéma aux variations et appliquons la méthode de l ohmmètre pour obtenir la résistance interne r i du miroir. GQ2 DQ2 vgs r/3 gmvgs rds i u - SQ2 Les transistors Q,Q 3 et Q 4 sont remplacés par la résistance r de la première partie. La tension de commande v gs est nulle ce qui entraîne aussi l annulation du générateur dépendant (g m.v gs. Dans ces conditions : r i = u i = r ds = "I 0 On peut avoir des valeurs plus importantes de r i en utilisant, comme avec les bipolaires, des miroirs de courant plus élaborés ( tels que le miroir de Wilson ou de Wilson amélioré ou le miroir empilé. 3 PARTIE : ETUDE DE L ETAGE INTERMEDIAIRE (FIG.2. Cheminement du signal v : appliqué sur la grille de T 5 monté en drain commun et chargé par T 7, la tension de grille de T 8 est en phase avec v. T 8 est monté en source commune chargé par T 6 -> circuit inverseur. Le signal est donc en opposition de phase avec v. Cheminement du signal v 2 : appliqué sur la grille de T 6, monté en drain commun et chargé par T 8, le montage est non-inverseur. Le signal en S 6 est en phase avec v 2. Finalement : est en phase avec v 2 et en opposition de phase avec v ; comme de plus v et v 2 sont eux-mêmes en opposition de phase, les deux signaux se retrouvent en phase en : donc ils s additionnent aussi en amplitude. 2. Schéma aux variations : G5 vgs5 S5 D8 S6 vgs6 v rds5 r7 vgs8 rds8 rds6 v3 v2 gm5vgs5 gm8vgs8 gm6vgs6 D5 On néglige la résistance r ds5 devant r 7. 3. Nœud de sortie : g m6 v gs6 " g m8 v gs8 " ( = 0 ( r ds6 r ds8 Avec : v gs6 = " v 2
8 v gs8 = r 7 g m 5 v gs5 où : v gs5 = v " v gs8 -> v gs8 = r 7g m 5 g v = m 5 v r 7 g m 5 g m7 g m 5 On reporte dans l équation ( : g g m6 (v 2 " " g m5 m8 v " ( = 0 g m 7 g m5 r ds6 r ds8 Il vient alors : v 2 " g m8 g m 5 g m6 (g m 7 g m5 v = g m6 r ds6 r ds8 g m 6 N = g m8 g m 5 g m6 (g m 7 g m5 A = g m 6 g m6 r ds6 r ds8 4. En pratique g m6 >> r ds6 r ds8 aussi le terme A est pratiquement égal. Sachant que v = - v 2, il vient : A 2 = " N 2 5. En remplaçant dans N, les transconductances par leurs expressions : (g m i = 2 k!( W L I i Di : N = 2 k!( W L 8 I D8 2 k!( W L 5I D5 2 k!( W L 6 I D6 (2 k!( W L 7 I D7 2 k!( W L 5I D5 Les MOS T 5 et T 6 sont identiques de même que T 7 et T 8 qui forment, de plus, un miroir de courant. Donc : I D6 = I D8 = I D7 = I D5 D où : N = ( W L 8 ( W L 7 ( W L 5 Relation purement géométrique, donc le gain A 2 ne dépend que des dimensions des transistors. Application numérique : A 2 = - 0,94.
9 4 PARTIE : ETUDE DE L ETAGE AMPLIFICATEUR (FIG.3. Schéma équivalent à T 2 (monté en drain commun et T 3 (charge active. G2 vgs2 S2 D3 G3 v4 rds2 rds3 v5 vgs3 = 0 gm2vgs2 D2 gm3vgs3 = 0 S3 Sachant que V GS3 est constante, v gs3 = 0 entraînant alors (g m3.v gs3 = 0 et T 3 se réduit alors à sa résistance interne r ds3. = g m2 v gs2 (r ds2 //r ds3 v gs2 = " Avec les valeurs habituelles : g m2 >> A 4 = = g m2 g m2 r ds2 //r ds3 r ds2 //r ds3, le gain A 4 est sensiblement égal à. 2. Le MOS T 9 est monté en source commune et T 0 en grille commune constituent un montage «cascode» chargé par T monté en dipôle soit r = g m. La résistance d entrée de T 2 est par ailleurs infinie. Schéma aux variations : rds0 G9 D9 S0 G2 v3 rds9 vgs0 gm0vgs0 r v4 gm9vgs9 S9 = "r g m0 v gs0 g m0 v gs0 = g m9 v gs9 v gs9 = A 3 = = "r gm 9 = " gm9 g m = " ( W L 9 ( W L = "9 Les courants de repos des MOS T 9,T 0 et T sont identiques.
0. Schéma équivalent : 5 PARTIE : ETUDE DE L ETAGE DE SORTIE (FIG.4 G4 D4 S5 G6 vgs5 G5 D6 v5 = vgs4 rds4 rds5 vgs6 rds6 r7 gm4vgs4 gm5vgs5 gm6vgs6 S4 D5 vs 2. La résistance r ds6 est négligeable devant r 7. v s = "r 7 g m6 v gs6 v gs6 = (g m5 v gs5 " g m4 v gs4 (r ds4 //r ds5 Avec : v = v gs4 5 v gs5 = v s " v gs6 Sachant que : g m5 >>, on obtient : v gs6 = v s " g m4 r ds4 //r ds5 g m5 Portons cette expression dans celle de v s : g m6 v s = "r 7 g m6 (v s " g m4 g m5 A 5 = v s = g m4 g m5 g m7 g m6 g m7 T 4 et T 5 d une part et T 6 et T 7 d autre part sont parcourus par le même courant : I D4 = I D5 et I D6 = I D7. ( W L 6 A 5 = ( W L 4 ( W L 5 ( W L 7 = 5,55 ( W L 6 ( W L 7 Comme pour les gains précédents, on obtient une relation purement géométrique. 3. Gain de l amplificateur complet : v s v e = v s v " v 2 v " v 2 v e = "2
4. Calcul de la résistance de sortie du montage complet. On applique la méthode de «l ohmmètre» qui consiste à placer un générateur (u, i en sortie et d annuler le générateur d attaque e g (ici on fait : v e = v e2 = 0 entraînant alors v e = 0. Entrées v e Sortie i u - Si la tension ve est nulle, on en déduit que la tension v gs4 est aussi nulle ainsi que (g m4.v gs4. Le schéma qui permet de calculer la résistance de sortie est alors le suivant : D4 S5 G6 vgs5 G5 D6 rds4 rds5 vgs6 rds6 r7 gm5vgs5 gm6vgs6 D5 i u - Equation au nœud de sortie : i " g m6 v gs6 " u r 7 = 0 v gs6 = g m5 v gs5 (r ds4 //r ds5 v gs5 = u " v gs6 g m5 Soit : v gs6 = u " u g m5 r ds4 //r ds5 Dans ces conditions : i = u(g m6 r 7 R s = u i = g m7 g m6 g m7 Soit encore : R s = u i = g m7 ( W L 6 = g m7 6, ( W L 7 Si on utilisait un étage de sortie avec seulement T 6 chargé par le dipôle T 7, la résistance de sortie serait égale à /g m7. Dans le montage proposé, T 5 réalise une rétroaction négative qui permet de réduire sensiblement cette résistance de sortie par le facteur 6, correspondant au rapport (g m6 /g m7 et donc à la géométrie des MOS T 6 et T 7.