Plan du cours. 1 Histoire de l ordinateur. 3 Représentation interne des informations. 4 Circuits logiques. 5 Mémoires. 6 Unité centrale de traitement

Save this PDF as:
 WORD  PNG  TXT  JPG

Dimension: px
Commencer à balayer dès la page:

Download "Plan du cours. 1 Histoire de l ordinateur. 3 Représentation interne des informations. 4 Circuits logiques. 5 Mémoires. 6 Unité centrale de traitement"

Transcription

1 Plan du cours 1 Histoire de l ordinateur 2 Présentation générale 3 Représentation interne des informations 4 Circuits logiques 5 Mémoires 6 Unité centrale de traitement 7 Assembleur 8 Introduction au langage MIPS 9 Entrées / sorties Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

2 Ressources Sur la base des notes de cours de Christophe Fiorio, Jean- Marc Talbot. Computer organization and design : the hardware/software interface, David A. Patterson & John L. Hennessy, Morgan Kaufmann, 4th edition, Assemblers, Linkers, and the SPIM Simulator, James R. Larus. Documentation on the MIPS32 architecture, MIPS Technologies, Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

3 Les machines MIPS Le langage MIPS est l assembleur des processeurs MIPS (jeux d instructions : MIPS I à V, MIPS32, MIPS64) ; Introduit au début des années 1980 ; Développé par MIPS Technologies ; Processeur RISC ; Existe en 32 et 64 bits ; Souvent utilisé comme support dans le milieu académique ; Processeur des machines NEC, SGI (supercalculateurs), Sony PS,PS2, PSP, Nintendo (console), FreeBox, NeufBox (routeur) ; Nous allons nous intéresser à la norme du langage MIPS32. Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

4 A-t-on des machines MIPS sous la main? Code ass. MIPS Non Utilisation d une machine virtuelle : un programme qui simule de manière logicielle le fonctionnement d une machine réelle. Compilateur prog. en langage machine MIPS Interpreteur code machine local + exécution Il existe plusieurs logiciels qui sont des simulateurs de machine MIPS e.g., SPIM, MIPSter, MARS, OVPsim, GXemul. Nous utiliserons SPIM ( Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

5 Généralités MIPS Instructions de 32 bits, 3 types d instructions différentes ; Mémoire adressable de 2 32 octets ; CO et RI de 32 bits ; 32 registres de 32 bits ; Toujours une seule instruction par ligne ; # prefixe un commentaire ; Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

6 Exemple Le opérations arithmétiques MIPS OPA a,b,c # a := b OPA c avec OPA ={add, sub,...} f := (g + h) (i + j) add $t0,$t1,$t2 # $t0 := $t1+$t2 add $t3,$t4,$t5 # $t3 := $t4+$t5 sub $v0,$t0,$t3 # $v0 := $t0-$t3 Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

7 Registres MIPS Il existe 32 registres de 32 bits numérotés $0,..., $31 Nom Numéro Description $zero 0 Constante 0 $at 1 Réservé à l assembleur $v0,$v1 2-3 Évaluation d une expression et résultats d une fonction $a0,...,$a3 4-7 Arguments de sous-programmes $t0,...,$t Valeurs temporaires (non préservées) $s0,...,$s Valeurs temporaires (préservées) $t8,$t Valeurs temporaires (non préservées) $k0,$k Réservé pour les interruptions (i.e., système d exploitation) $gp 28 Pointeur global $sp 29 Pointeur de pile $fp 30 Pointeur de bloc $ra 31 Adresse de retour Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

8 Accès mémoire MIPS Il existe des instructions de transfert vers/de la mémoire centrale (e.g., lw et sw) ; La mémoire est vue comme un tableau où l adresse serait l indice du tableau ; Mot mémoire de 32 bits ; Mémoire adressable de 2 32 octets (4Go) 2 35 bits 2 30 (= ) mots de 32 bits ; Adresse sur 1 octet Les mots mémoires sont adressés par des multiples de 4 (i.e., le CO est incrémenté de 4 à chaque cycle). Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

9 Instructions MIPS Une instruction MIPS est codée en binaire par un mot de 32 bits ; Les 32 bits sont décomposés en champs, chaque partie ayant une signification particulière, codant ainsi soit l instruction, soit un opérande numérique, soit une adresse ; Avoir un nombre fixe d opérande est plus simple à gérer ; 3 types de format d instruction différentes : Instruction de type R (registre) ; Instruction de type I (transfert) ; Instruction de type J (saut) ; Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

10 Format des instructions MIPS (1/3) Instruction de type R (registre) Les 32 bits sont décomposés de la manière suivante : op rs rt rd decval fonction 6 bits 5 bits 5 bits 5 bits 5bits 6bits op : code opération correspondant à l instruction rs : premier registre opérateur source rt : deuxième registre opérateur source rd : registre opération destination (reçoit le résultat de l opération) decval : valeur du décalage fonction : variante de l opération décrite par op Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

11 Format des instructions MIPS (2/3) Instruction de type I (transfert) Les 32 bits sont décomposés de la manière suivante : op rs rt adresse 6 bits 5 bits 5 bits 16 bits op : code opération correspondant à l instruction rs : premier registre opérateur source rt : deuxième registre opérateur source adresse : adresse mémoire Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

12 Format des instructions MIPS (3/3) Instruction de type J (saut) Les 32 bits sont décomposés de la manière suivante : op adresse 6 bits 26 bits op : code opération correspondant à l instruction adresse : adresse mémoire Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

13 Exemples d instructions MIPS Exemple d instruction de type R add $8,$17,$18 en MIPS Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

14 Type d instructions : arithmétiques type instruction commentaire add Rd,Rs,Rt addition Rd Rs+Rt addu Rd,Rs,Rt addition - sans déb. Rd Rs+Rt addi Rd,Rs,Imm addition d un immédiat Rd Rs+Imm addiu Rd,Rs,Imm addition - sans déb. Rd Rs+Imm sub Rd,Rs,Rt soustraction Rd Rs-Rt mult Rs,Rt multiplication [hi,lo] Rs Rt multu Rs,Rt multiplication non signée [hi,lo] Rs Rt mul Rd,Rs1,Rs2 multiplication - sans déb. Rd Rs1 Rs2 arithmétiquesdiv Rs,Rt division lo Rs Rt ; hi Rs mod Rt div Rd,Rs1,Rs2 division Rd Rs1 Rs2 divu Rd,Rs1,Rs2 division non signée (sans déb.) Rd Rs1 Rs2 rem Rd,Rs1,Rs2 reste de la division Rd Rs1 Rs2 si Rs1 ou Rs2 est négatif abs Rd,Rs,Rt valeur absolue neg Rd,Rs opposé d une valeur Rd Rs rol Rd,Rs1,Rs2 rotation vers la gauche ror Rd,Rs1,Rs2 rotation vers la droite Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

15 Type d instructions : logiques type instruction commentaire and Rd,Rs,Rt et logique Rd Rs Rt andi Rd,Rs,Imm et logique immédiat Rd Rs Imm or Rd,Rs,Rt ou logique Rd Rs Rt ori Rd,Rs,Rt ou logique immédiat Rd Rs Imm nor Rd,Rs,Rt nor logique le non ou Rd Rs Imm logiques xor Rd,Rs,Rt xor logique Rd Rs Rt xori Rd,Rs,Imm xor logique immédiat Rd Rs Imm not Rd,Rs non logique Rd Rs ; négation bit à bit sll Rd,Rs,Sa décalage logique à gauche sllv Rd,Rt,Rs décalage logique à gauche rang du décalage défini par Rs srl Rd,Rs,Sa décalage logique à droite srlv Rd,Rt,Rs décalage logique à droite rang du décalage défini par Rs sra Rd,Rs,Sa décalage arithmétique à droite srav Rd,Rt,Rs décalage arithmétique à droite rang du décalage défini par Rs Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

16 Type d instructions : chargement et rangement mémoire type instruction commentaire lb chargement d octet Rt chargement et rangement lw chargement d un mot Rt ld chargement d un mot double (Rt,Rt+1) lwl chargt de la partie gauche d un mot lwt chargt de la partie droite d un mot li Rd,Imm chargement d un immédiat Rd Imm lui Rt,Imm chargment d un immédiat Rt Imm dans l octet de poids fort la chargement d une adresse (utilisée avec un label) sb rangement d octet Rt sw rangement d un mot Rt sd rangement d un mot double (Rt,Rt+1) swl swt rangt de la partie gauche d un mot rangt de la partie droite d un mot Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

17 Type d instructions : transfert de données type instruction commentaire transfert move Rd,Rs transfert Rd Rs de données mfhi Rd transfert depuis hi Rd hi mflo Rd transfert depuis lo Rd lo mfc1.d Rd,Fs Transfert d un mot double depuis le coprocesseur 1 [Rd,Rd+1] [Fs,Fs+1] Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

18 Type d instructions : comparaison type instruction commentaire seq Rd,Rs1,Rs2 positionner si égal Rd=Rs1==Rs2?1:0; sne Rd,Rs1,Rs2 positionner si différent Rd=Rs1!=Rs2?1:0; sgt Rd,Rs1,Rs2 positionner si supérieur Rd=Rs1>=Rs2?1:0; comparaison sge Rd,Rs1,Rs2 positionner si supérieur ou égal Rd=Rs1>=Rs2?1:0; slt Rd,Rs1,Rs2 positionner si inférieur Rd=Rs1<=Rs2?1:0; sle Rd,Rs1,Rs2 positionner si inférieur ou égal Rd=Rs1<=Rs2?1:0; slti Rd,Rs,Imm positionner si inférieur à l immédiat Rd=Rs<=Imm?1:0; Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

19 Type d instructions : branchement conditionnel et saut type instruction commentaire branchement conditionnel et saut beq Rs,Rt,label branchement si égal if(rs==rt) goto label bne Rs,Rt,label branchement si différent if(rs!=rt) goto label bgt Rs,Rt,label branchement si supérieur if(rs>rt) goto label bge Rs,Rt,label branchement si supérieur ou égal if(rs>=rt) goto label blt Rs,Rt,label branchement si inférieur if(rs<rt) goto label ble Rs,Rt,label branchement si inférieur ou égal if(rs<=rt) goto label j label saut saut inconditionnel jal label saut avec lien saut incond. avec jr Rs saut par registre saut inconditionnel à l adresse stockée dans Rs Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

20 Type d instructions : exception et interruption type instruction commentaire exception et interruption rfe retour d exception restitue le registre État syscall appel système le registre $v0 contient le numéro de l appel système nop aucune opération ne rien faire! Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

21 Type d instructions : virgule flottante (1/2) instructions flottantes abs.s Fd,Fs valeur absolue flottante simple Fd Fs abs.d Fd,Fs valeur absolue flottante double Fd Fs add.s Fd,Fs,Ft addition flottante simple Rd Rs+Rt add.d Fd,Fs,Ft addition flottante double Rd Rs+Rt bc1t label branchement si drapeau flottant vrai branchement conditionnel à l adresse du label bc1f label branchement si drapeau flottant faux branchement conditionnel à l adresse du label c.eq.s Fs,Ft test si égalité simple drapeau flottant à 1 si Fs==Ft c.eq.d Fs,Ft test si égalité double drapeau flottant à 1 si Fs==Ft c.lt.s Fs,Ft test si inférieur simple drapeau flottant à 1 si Fs<Ft c.le.s Fs,Ft test si inférieur ou égal simple drapeau flottant à 1 si Fs<=Ft c.lt.d Fs,Ft test si inférieur double drapeau flottant à 1 si Fs<Ft c.le.d Fs,Ft test si inférieur ou égal double drapeau flottant à 1 si Fs<=Ft Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

22 Type d instructions : virgule flottante (2/2) instructions flottantes cvt.d.s Fd,Fs conversion simple en double simple Fs; Fd (double)fs cvt.s.d Fd,Fs conversion double en simple double Fs; Fd (simple)fs cvt.s.w Fd,Fs conversion entier en simple int Fs; Fd (simple)fs cvt.d.w Fd,Fs conversion entier en double int Fs; Fd (double)fs cvt.w.s Fd,Fs conversion simple en entier simple Fs; Fd (int)fs cvt.w.d Fd,Fs conversion double en entier double Fs; Fd:=(int)Fs mul.s Fd,Fs,Ft multiplication flottante simple Fd Fs Ft mul.d Fd,Fs,Ft multiplication flottante double Fd Fs Ft div.s Fd,Fs,Ft division flottante simple Fd Fs/Ft div.d Fd,Fs,Ft division flottante double Fd Fs/Ft neg.s Fd,Fs,Ft opposé d un nombre simple flottant Fd - Fs neg.d Fd,Fs,Ft opposé d un nombre simple flottant Fd - Fs l.s chargement flottant simple précision Fd l.d chargement flottant double précision Fd mov.s Fd,Fs transfert d un nombre flottant simple précision Fd Fs mov.d Fd,Fs transfert d un nombre flottant Fd Fs double précision Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

23 Exemple de branchement s mod Rt 1 ou Rs2 épend de Les instructions de test s appelle, en langage conditionnels : beq, bne, bgt, bge, blt, ble exercice : coder le programme suivant en la if i/=j then f :=f+h ; end if f :=f-i ; beq $19,$20,L1 #aller en L1 si i=j add $16,$16,$18 #f :=f+h L1 : sub $16,$16,$19 39/112 Christophe Fiorio, EPU Montpellier Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

24 Sous-programmes MIPS ne fournit pas d instruction permettant de définir des sous-programmes ou des macros. On doit utiliser des sauts/branchements qui modifient le CO : jal saute à une étiquette et garde un lien sur le lieu d exécution dans le registre $31 ; j saute sans sauvegarder l adresse de retour ; jr saute à une adresse stockée dans un registre. Lors de l appel de sous-programmes : On utilise les registres 4 à 7 pour le passage de paramètres ; $t0-$t9 sont sauvés par l appelant ; $s0-$s7 sont sauvés par l appelé. Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

25 Appels de sous-programmes imbriqués Utilisation d une pile (LIFO) pour le passage de paramètre et la sauvegarde de l adresse de retour. On utilise le registre $29 comme sommet de pile (registre SP) ; Il n y a pas d instruction PUSH et POP ; Équivalent de PUSH et POP en MIPS push : addi $29,$29,4 # sommet de pile ajusté sw $31,0($29) # sauvegarde de l adresse de retour jal procedure # saut à la procédure pop : lw $31,0($29) # restauration de $31 subi $29,$29,4 # ajustement du sommet de pile Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

26 Appels de sous-programmes : exemple [Talbot] (1/2) Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

27 Appels de sous-programmes : exemple [Talbot] (2/2) Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

28 Adressage des opérandes en MIPS Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

29 Exemple de boucle [Talbot] (1/2) Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

30 Exemple de boucle [Talbot] (2/2) Clement Jonquet (Polytech Montpellier) Architecture des ordinateurs IG / 238

Cours architectures des ordinateurs

Cours architectures des ordinateurs Université KASDI MERBAH Ouargla Faculté des Nouvelles Technologies de l Information et de la Communication Département d Informatique et Technologie de l information Cours architectures des ordinateurs

Plus en détail

Jeu d instructions et modes d adressage MIPS

Jeu d instructions et modes d adressage MIPS Jeu d instructions et modes d adressage MIPS Vincent Risch, mai 2008, révision mai 2014 I.U.T., Aix-Marseille Université Jeu d instructions et modes d adressage MIPS p. 1 MIPS : Introduction Architecture

Plus en détail

ARCHITECTURE DES ORDINATEURS Corrigé - Examen Juin H Tous documents autorisés

ARCHITECTURE DES ORDINATEURS Corrigé - Examen Juin H Tous documents autorisés ARCHITECTURE DES ORDINATEURS Corrigé - Examen Juin 2007 3 H Tous documents autorisés NOMBRES FLOTTANTS On représente sur 32 bits des nombres flottants avec les conventions suivantes : Exposant e sur 8

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2014-2015 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 Codage des nombres en base 2, logique

Plus en détail

Pour ce cours, on utilisera comme machine cible le processeur MIPS 2000, un RISC pour lequel on dispose d un excellent émulateur, SPIM.

Pour ce cours, on utilisera comme machine cible le processeur MIPS 2000, un RISC pour lequel on dispose d un excellent émulateur, SPIM. Le processeur MIPS 2000 et SPIM Il y a plusieurs microprocesseurs, classés en deux grandes classes CISC : Intel RISC : MIPS, SPARC, etc Pour ce cours, on utilisera comme machine cible le processeur MIPS

Plus en détail

Présentation de l architecture de la machine MIPS 2000

Présentation de l architecture de la machine MIPS 2000 Introduction à l assembleur: plan Présentation de l architecture de la machine MIPS 2000 Registres, mémoire, directives Les instructions: accès à la mémoire opérations arithmétiques opérations logiques

Plus en détail

ARCHITECTURE DES ORDINATEURS Corrigé EXAMEN Novembre 2004

ARCHITECTURE DES ORDINATEURS Corrigé EXAMEN Novembre 2004 ARCHITECTURE DES ORDINATEURS Corrigé EXAMEN Novembre 2004 PARTIE 1 : REPRESENTATION DES NOMBRES Q1) Représenter les nombres décimaux suivants sous forme de quatre chiffres hexadécimaux, en représentation

Plus en détail

Techniques de compilation

Techniques de compilation Département d Informatique Université de Nice Sophia Antipolis Master 1 Informatique Techniques de compilation XSPIM : un simulateur graphique du MIPS R2000 Jacques Farré email : Jacques.Farre@unice.fr

Plus en détail

Rappels d architecture

Rappels d architecture Assembleur Rappels d architecture Un ordinateur se compose principalement d un processeur, de mémoire. On y attache ensuite des périphériques, mais ils sont optionnels. données : disque dur, etc entrée

Plus en détail

Jacques Berger Instructions MIPS. Légende : R[] = registre M[] = mémoire. add Add Addition de deux registres et place la somme dans un registre.

Jacques Berger Instructions MIPS. Légende : R[] = registre M[] = mémoire. add Add Addition de deux registres et place la somme dans un registre. Instructions MIPS Légende : R[] = registre M[] = mémoire add Add Addition de deux registres et place la somme dans un registre. x00 funct : 0x20 R[rd] = R[rs] + R[rt] add $t0,$s1,$s2 # t0 = s1 + s2 addi

Plus en détail

Chap. II : Initiation au Langage Machine

Chap. II : Initiation au Langage Machine UMR 7030 - Université Paris 13 - Institut Galilée Cours Architecture et Système Dans cette partie du cours, nous allons étudier la programmation en langage machine d un microprocesseur. L étude complète

Plus en détail

Processeur MIPS R3000. Langage d assemblage

Processeur MIPS R3000. Langage d assemblage Processeur MIPS R3000. Langage d assemblage Version 1.4 (septembre 2001) MIPS R3000 langage d assemblage page - 1 A) INTRODUCTION Ce document décrit le langage d assemblage du processeur MIPS R3000, ainsi

Plus en détail

Cours architectures des ordinateurs

Cours architectures des ordinateurs Université KASDI MERBAH Ouargla Faculté des Nouvelles Technologies de l Information et de la Communication Département d Informatique et Technologie de l information Cours architectures des ordinateurs

Plus en détail

TD 4 : Introduction au langage MIPS

TD 4 : Introduction au langage MIPS ARCHITECTURE DES ORDINATEURS IG3 2012-2013 TD 4 : Introduction au langage MIPS Clément Jonquet {jonquet@lirmm.fr} Environnement de travail Nous allons utiliser un simulateur pour le langage MIPS. Étant

Plus en détail

Plan du cours. 1 Histoire de l ordinateur. 3 Représentation interne des informations. 4 Encodage de l information. 5 Circuits logiques

Plan du cours. 1 Histoire de l ordinateur. 3 Représentation interne des informations. 4 Encodage de l information. 5 Circuits logiques Plan du cours 1 Histoire de l ordinateur 2 Présentation générale 3 Représentation interne des informations 4 Encodage de l information 5 Circuits logiques 6 Composants électroniques 7 Mémoires 8 Unité

Plus en détail

ARCHITECTURE DES ORDINATEURS Examen Décembre H Tous documents autorisés Parties indépendantes

ARCHITECTURE DES ORDINATEURS Examen Décembre H Tous documents autorisés Parties indépendantes ARCHITECTURE DES ORDINATEURS Examen Décembre 2013 3 H Tous documents autorisés Parties indépendantes OPTIMISATIONS DE PROGRAMME Cette partie utilise le sous-ensemble du jeu d instructions MIPS donné en

Plus en détail

Code Machine Code Assembleur Processeurs RISC (Byte code).

Code Machine Code Assembleur Processeurs RISC (Byte code). Code Machine Code Assembleur Processeurs RISC (Byte code). Didier Rémy Octobre 2000 http://cristal.inria.fr/ remy/poly/compil/1/ http://w3.edu.polytechnique.fr/profs/informatique//didier.remy/compil/1/

Plus en détail

Cours de «concepts avancés de compilation» Travaux pratiques. Séance du 17 décembre Auteurs : B. Monsuez, F. Védrine

Cours de «concepts avancés de compilation» Travaux pratiques. Séance du 17 décembre Auteurs : B. Monsuez, F. Védrine Cours de «concepts avancés de compilation» Travaux pratiques Séance du 17 décembre 2007 Auteurs : B. Monsuez, F. Védrine L exemple suivant nous servira d exemple de référence pour le TD. Nous présentons

Plus en détail

ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre H Tous documents autorisés Parties indépendantes

ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre H Tous documents autorisés Parties indépendantes ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre 2013 3 H Tous documents autorisés Parties indépendantes OPTIMISATIONS DE PROGRAMME Cette partie utilise le sous-ensemble du jeu d instructions MIPS

Plus en détail

Architecture des ordinateurs. Langage d assemblage. Processeur et Programmation D un point de vue de la programmation, le processeur offre

Architecture des ordinateurs. Langage d assemblage. Processeur et Programmation D un point de vue de la programmation, le processeur offre Architecture des ordinateurs Licence Informatique - Université de Provence Jean-Marc Talbot Langage d assemblage jtalbot@cmiuniv-mrsfr L3 Informatique - Université de Provence () Architecture des ordinateurs

Plus en détail

Spécification MAP32. II. L unité centrale Les registres de l unité centrale sont des registres de 32 bits. On distingue :

Spécification MAP32. II. L unité centrale Les registres de l unité centrale sont des registres de 32 bits. On distingue : 1 Spécification MAP32 I. La mémoire Elle est constituée de mots de 32 bits. La mémoire est accédée par le biais de deux registres processeur, le registre RAD (Registre Adresse) et le registre RDO (Registre

Plus en détail

Plan du cours. 1 Histoire de l ordinateur. 3 Représentation interne des informations. 4 Circuits logiques. 5 Mémoires. 6 Unité centrale de traitement

Plan du cours. 1 Histoire de l ordinateur. 3 Représentation interne des informations. 4 Circuits logiques. 5 Mémoires. 6 Unité centrale de traitement Plan du cours 1 Histoire de l ordinateur 2 Présentation générale 3 Représentation interne des informations 4 Circuits logiques 5 Mémoires 6 Unité centrale de traitement 7 Assembleur 8 Entrées / sorties

Plus en détail

I2 - Partie 1 : Architecture matérielle Langage machine

I2 - Partie 1 : Architecture matérielle Langage machine I2 - Partie 1 : Architecture matérielle Langage machine N. Prcovic 04.91.28.89.51 nicolas.prcovic@univ-cezanne.fr I2 - Partie 1 :Architecture matériellelangage machine p.1/40 L ordinateur en tant que machine

Plus en détail

Fiche 1 : Le langage machine

Fiche 1 : Le langage machine ² Polytech Marseille/Dépt Informatique A3 2016/2017² ² TD Interface Matériel Logiciel² Fiche 1 : Le langage machine Léon Mugwaneza 1/ Sur la représentation des nombres entiers Entiers positifs : notation

Plus en détail

ARCHITECTURE DES MICROPROCESSEURS

ARCHITECTURE DES MICROPROCESSEURS ES IN (Python) IN (C), IN & MO (OS, Unix) Couches logicielles Architecture Micro-architecture Logique/Arithmétique Circuit logique Circuit analogique Dispositif Physique ARCHITECTURE DES MICROPROCESSEURS

Plus en détail

Pour cela, il a suffi d utiliser les appels système, quelques régistres et des sauts conditionnels très simples.

Pour cela, il a suffi d utiliser les appels système, quelques régistres et des sauts conditionnels très simples. Fonctions, pile, récursion et blocs d activation Les appels de fonctions et la récursion... On a vu comment écrire en assembleur une boucle qui calcule la factorielle d un entier lu sur la console, et

Plus en détail

Les processeurs à plusieurs niveaux de langage Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne

Les processeurs à plusieurs niveaux de langage Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne Les processeurs à plusieurs niveaux de langage Laboratoire de Systèmes Logiques Processeurs à plusieurs niveaux de langage Si l on veut avoir un processeur non spécialisé, capable d exécuter plusieurs

Plus en détail

Couche des langages d application. Couche du langage d assemblage. Couche du système d exploitation

Couche des langages d application. Couche du langage d assemblage. Couche du système d exploitation Jeu d instructions Niveau 5 Niveau 4 Niveau 3 Niveau 2 Niveau 1 Niveau 0 Couche des langages d application Traduction (compilateur) Couche du langage d assemblage Traduction (assembleur) Couche du système

Plus en détail

Introduction. Les performances d une machine sont liées au: 1. nombre d instructions. 2. temps de cycle horloge

Introduction. Les performances d une machine sont liées au: 1. nombre d instructions. 2. temps de cycle horloge Introduction Les performances d une machine sont liées au: 1. nombre d instructions 2. temps de cycle horloge 3. nombre de cycle horloge par instructions. C est: le compilateur et l architecture du jeu

Plus en détail

Compilation. Introduction & architecture MIPS. Sandrine Blazy (d après le cours de François Pottier) 20 octobre 2008

Compilation. Introduction & architecture MIPS. Sandrine Blazy (d après le cours de François Pottier) 20 octobre 2008 Compilation Introduction & architecture MIPS Sandrine Blazy (d après le cours de François Pottier) - 2 e année 20 octobre 2008 S.Blazy (www.ensiie.fr/ blazy) Compilation 20 octobre 2008 1 / 49 1 Introduction

Plus en détail

Logiciel de Base. II. Le Langage Machine

Logiciel de Base. II. Le Langage Machine Logiciel de Base (A1-6/7) Léon Mugwaneza ESIL/Dépt. Informatique (bureau A118) mugwaneza@univmed.fr II. Le Langage Machine Exemple : le MIPS R2 (Architecture MIPS-I) MIPS R2 MIPS : Microprocessor with

Plus en détail

La gestion des procédures

La gestion des procédures La gestion des procédures Laboratoire de Systèmes Logiques Appel de procédure En langage de haut niveau: procedure toto; begin end; toto; toto; En langage machine: toto: rts jsr toto jsr toto Page 2 L

Plus en détail

Cours architectures des ordinateurs

Cours architectures des ordinateurs Université KASDI MERBAH Ouargla Faculté des Nouvelles Technologies de l Information et de la Communication Département d Informatique et Technologie de l information Cours architectures des ordinateurs

Plus en détail

Traduction des structures algorithmiques en langage d assemblage. Rappel. Exemple. Calcul de la condition

Traduction des structures algorithmiques en langage d assemblage. Rappel. Exemple. Calcul de la condition Traduction des structures algorithmiques en langage d assemblage Introduction Comment traduire un programme en langage de haut niveau possédant des structures de contrôle : si alors sinon, tant que faire...

Plus en détail

Jeu d instructions NIOS II

Jeu d instructions NIOS II Jeu d instructions NIOS II 1 Formats d instructions Le processeur NIOS II a un jeu d instructions de type RISC. Il possède 32 registres de 32 bits, notés r0 à r31, avec r0 0. Les instructions sont de longueur

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs (X31I050) Frédéric Goualard Laboratoire d'informatique de Nantes-Atlantique, UMR CNRS 6241 Bureau 112, bât. 11 Frederic.Goualard@univ-nantes.fr Architecture des ordinateurs

Plus en détail

Examen nal (rattrapage)

Examen nal (rattrapage) Examen nal (rattrapage) Clément Jonquet {jonquet@lirmm.fr} 30 mars 2011 Instructions L'examen dure 2h. Il y a 12 questions pour 20 points. 1 point supplémentaire de lisibilité et clarté pourra être ajouté.

Plus en détail

Conception et exploitation des processeurs

Conception et exploitation des processeurs Chargé de cours : Frédéric Pétrot Équipe pédagogique : Alban Bourge, Stéphane Mancini, Claire Maiza, Luc Michel, Olivier Muller (resp.), Sebastien Viardot Année universitaire 2013-2014 Structure du cours

Plus en détail

Jeux d instructions et modèles d exécution p. 1

Jeux d instructions et modèles d exécution p. 1 Jeux d instructions et modèles d exécution Vincent Risch, mai 2008, révision mai 2014 I.U.T., Aix-Marseille Université Jeux d instructions et modèles d exécution p. 1 Introduction Ordinateur : dispositif

Plus en détail

Introduction à l assembleur ARM: variables et accès mémoire. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde

Introduction à l assembleur ARM: variables et accès mémoire. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Introduction à l assembleur ARM: variables et accès mémoire GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Plan Cette semaine: Déclarer des variables et leur affecter

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs (X31I050) Frédéric Goualard Laboratoire d'informatique de Nantes-Atlantique, UMR CNRS 6241 Bureau 112, bât. 11 Frederic.Goualard@univ-nantes.fr Architecture des ordinateurs

Plus en détail

Compilation (INF 564)

Compilation (INF 564) Présentation du cours Le processeur MIPS Programmation du MIPS 1 Compilation (INF 564) Introduction & architecture MIPS François Pottier 10 décembre 2014 Présentation du cours Le processeur MIPS Programmation

Plus en détail

Compilation et Langages

Compilation et Langages Université Paris-Sud Compilation et Langages Sylvain Conchon Cours 1 / 14 janvier 2016 Présentation du cours Cours le jeudi, 8h30 10h30 dans le grand amphi (PUIO) TD MCC pas de polycopié, mais transparents

Plus en détail

Instructions et jeu d instructions

Instructions et jeu d instructions Instructions et jeu d instructions OSA Ordinateurs: Structure et Applications, Hiver 2016 Jean-François Lalonde Rappel: ordinateur simplifié Ordinateur Liste des instructions disponibles Entrée Sortie

Plus en détail

Chapitre VI. Programmation de l Ordinateur de Base

Chapitre VI. Programmation de l Ordinateur de Base Chapitre VI Programmation de l Ordinateur de Base Le langage machine Le langage machine Les programmes pour un ordinateur peuvent être écrits dans multiples langages. Les langages de programmation peuvent

Plus en détail

Cours Chapitre: Architecture de Base

Cours Chapitre: Architecture de Base UUniversité de Bouira Cours Chapitre: Architecture de Base Faculté des sciences Module Structure Machine Filière MI 1 ère Année S2 Architecture de base d'un ordinateur Objectifs Comprendre l architecture

Plus en détail

Projet 2: un compilateur. cours: Daniel Hirschkoff TPs: Paul Renaud-Goud

Projet 2: un compilateur. cours: Daniel Hirschkoff TPs: Paul Renaud-Goud Projet 2: un compilateur cours: Daniel Hirschkoff TPs: Paul Renaud-Goud Contenu et objectifs comprendre le fonctionnement d un compilateur et en écrire un mener un projet de programmation de taille conséquente

Plus en détail

Constitution interne. Introduction aux architectures matérielles. Mémoire interne. Les ports

Constitution interne. Introduction aux architectures matérielles. Mémoire interne. Les ports Constitution interne Introduction aux architectures matérielles Sylvain Chevallier sylvain.chevallier@uvsq.fr IUT de Vélizy Université de Versailles Saint-Quentin janvier 2016 Voir feuille jointe Le 68HC11

Plus en détail

Objectifs. Chapitre 8 : L architecture de base des ordinateurs. Introduction. 1. Introduction. 1. Introduction

Objectifs. Chapitre 8 : L architecture de base des ordinateurs. Introduction. 1. Introduction. 1. Introduction Chapitre 8 : L architecture de base des ordinateurs Objectifs Introduction Architecture de base d une machine La Mémoire Centrale UAL ( unité arithmétique et logique ) UC ( unité de contrôle ou de commande

Plus en détail

La couche ISA (Instruction Set Architecture)

La couche ISA (Instruction Set Architecture) Architecture des ordinateurs Cours 5 La couche ISA (Instruction Set Architecture) 19 novembre 2012 Rappel : architecture en couches Archi 1/21 RISC vs. CISC Archi 2/21 5. Langages haut niveau Compilation

Plus en détail

Chapitre 5. Opérateurs, expressions et conversions

Chapitre 5. Opérateurs, expressions et conversions Chapitre 5 : Opérateurs, expressions et conversion 41 Chapitre 5 Opérateurs, expressions et conversions Chapitre 5 : Opérateurs, expressions et conversion 42 1. Expressions - Une expression est la composition

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs Cours 5 19 novembre 2012 Archi 1/21 La couche ISA (Instruction Set Architecture) Archi 2/21 Rappel : architecture en couches 5. Langages haut niveau Compilation 4. Langage

Plus en détail

Architecture des Ordinateurs et Systèmes d Exploitation

Architecture des Ordinateurs et Systèmes d Exploitation Architecture des Ordinateurs et Systèmes d Exploitation Cours n 4 Le langage assembleur : Introduction et Présentation de l assembleur du 8086 3ème année Niveaux de programmation (rappel) MUX... 0/1 Unité

Plus en détail

CM2 L architecture MIPS32

CM2 L architecture MIPS32 CM2 L architecture MIPS32 Olivier Marchetti (CM-TD-TP) Alexandre Brière (TD-TP) Laboratoire d informatique de Paris 6 Pôle SoC UPMC Année 2014-2015 Instructions MIPS Contrôle Données en MIPS E/S en MIPS

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs Comment sont exécutés les programmes? => du langage de haut niveau au langage machine Composants et couches d une architecture => micro-architecture, bus, entrées-sorties,

Plus en détail

Processeur MIPS32. Architecture externe

Processeur MIPS32. Architecture externe Processeur MIPS32 Architecture externe Version 2.4 (Octobre 29) Alain Greiner MIPS32 Architecture Externe - octobre 31, 29 page - 1 A) INTRODUCTION Ce document présente une version légèrement simplifiée

Plus en détail

Chapitre II Les bases du langage. Syntaxe

Chapitre II Les bases du langage. Syntaxe Chapitre II Les bases du langage Java Syntaxe Les commentaires /* commentaire sur une ou plusieurs lignes */ Identiques à ceux existant dans le langage C // commentaire sur une seule ligne Identiques à

Plus en détail

Assembleur ARM: Séquence d exécution et branchements

Assembleur ARM: Séquence d exécution et branchements Assembleur ARM: Séquence d exécution et branchements xkcd.com GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Merci à Yves Roy Modification de la séquence d exécution

Plus en détail

TD N 3 : LE MICROPROCESSEUR

TD N 3 : LE MICROPROCESSEUR Ministère de l enseignement Supérieur Institut Supérieur des Etudes Technologiques de Sfax Département informatique A. U. 2007-2008 1 er semestre : Classes : INFO 12 Date : 26/11/2007 Matière : Architecture

Plus en détail

Architecture des ordinateurs. Processeur : description - fonctionnement - microprogrammation. Au coeur du processeur. Processeur : description

Architecture des ordinateurs. Processeur : description - fonctionnement - microprogrammation. Au coeur du processeur. Processeur : description Architecture des ordinateurs Licence Informatique - Université de Provence Jean-Marc Talbot Processeur : description - fonctionnement - microprogrammation jtalbot@cmi.univ-mrs.fr L3 Informatique - Université

Plus en détail

Chap V : Jeu d instruction

Chap V : Jeu d instruction Chap V : Jeu d instruction Dans cette partie du cours, nous allons étudier la programmation en langage machine et en assembleur d un microprocesseur. L étude complète d un processeur réel, comme le 80486

Plus en détail

Compilateur. Compilation. Compilateur / interpréteur. Exemple. Un compilateur est un programme. Laurent Braud

Compilateur. Compilation. Compilateur / interpréteur. Exemple. Un compilateur est un programme. Laurent Braud Compilateur Compilation Laurent Braud Département d Informatique Laboratoire d Informatique Fondamentale, Luminy laurent.braud@lif.univ-mrs.fr pageperso.lif.univ-mrs.fr/~laurent.braud/compilation/ Groupe

Plus en détail

CONTENU DU COURS. GPA770: Microélectronique appliquée Éric Granger A.2-1

CONTENU DU COURS. GPA770: Microélectronique appliquée Éric Granger A.2-1 CONTENU DU COURS GPA770: Microélectronique appliquée Éric Granger A.2-1 Partie A Mise en contexte A.1 Survol de l électronique numérique systèmes de numérotation opérations arithmétiques binaires représentation

Plus en détail

ARCHITECTURE DES ORDINATEURS

ARCHITECTURE DES ORDINATEURS ARCHITECTURE DES ORDINATEURS Filière : InfoTronique Dr. Abdelhakim Khouas Email : sm5_archi@hotmail.fr Département de Physique Faculté des Sciences Plan du cours Chapitre 1 : Introduction Chapitre 2 :

Plus en détail

Compilation et Langages

Compilation et Langages Rappels Université Paris-Sud Compilation et Langages On a terminé la phase d analyse (syntaxique) source syntaxe abstraite Sylvain Conchon Cours 3 / 4 février 2016 On considère maintenant la phase de synthèse

Plus en détail

LittleThinker Version 0.11

LittleThinker Version 0.11 LittleThinker Version 0.11 I. Introduction Ce logiciel permet de simuler un processeur C est une vision simplifiée, avec 5 registres (numérotés de #0 à #4), un accumulateur (pour récupérer le résultat

Plus en détail

II. - Les Fondamentaux de Java

II. - Les Fondamentaux de Java II. - Les Fondamentaux de Java Gérald Monard Chimie et Physique informatiques L3 Physique et Chimie Concepts fondamentaux Un programme Java se compose d éléments de base comme : les expressions les instructions

Plus en détail

Architecture Élémentaire IUP-GMI (FC) N.E. Oussous. Copyright c 2003

Architecture Élémentaire IUP-GMI (FC) N.E. Oussous. Copyright c 2003 Architecture Élémentaire IUP-GMI (FC) N.E. Oussous GO Février 2003 Copyright c 2003 oussous@lifl.fr Date de la dernière révision : Février Table des matières 2 Multiplication et division des nombres binaires

Plus en détail

Architectures des ordinateurs Cours 2 Représentation et codage des données

Architectures des ordinateurs Cours 2 Représentation et codage des données Architectures des ordinateurs Cours 2 Représentation et codage des données Eric Garcia 2002 IUT GTR, Montbéliard Références http://lifc.univ-fcomte.fr/~teifreto/asi-cours/index.htm http://icps.u-strasbg.fr/~vivien/enseignement/archi-2001-2002/cours.pdf

Plus en détail

Table des matières. Organisation des ordinateurs et assembleur

Table des matières. Organisation des ordinateurs et assembleur Organisation des ordinateurs et assembleur 1 Introduction 1 Prolégomènes 1 Programmation en langage d assemblage 3 2 Structure et fonctionnement d un ordinateur 11 2.1 Définition d un ordinateur 11 2.2

Plus en détail

UTILISATION DE MIKROBASIC (VER 2.0)

UTILISATION DE MIKROBASIC (VER 2.0) UTILISATION DE MIKROBASIC (VER 2.0) 1 Développement de l application Le logiciel MikroBasic possède un environnement de développement intégré (IDE). Il est constitué entre autres d un éditeur et d un compilateur

Plus en détail

ASM Cortex-M3 : Cours #3Adressages par registre, et immédiats

ASM Cortex-M3 : Cours #3Adressages par registre, et immédiats ASM Cortex-M3 : Cours #3 Adressages par registre, et immédiats 2010 Plan Adressage par registre 1 Adressage par registre 2 1 Adressage par registre 2 Adressage par registre : GPR Une opérande peut être

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Séance 5 : Chemin de données Programme 2 Plan 1. Le microprocesseur, aspect externe 2. Le chemin de données, aspect interne 3. le contrôleur 4. le cycle d exécution machine 5. illustration du principe

Plus en détail

Jeux d instructions. Les jeux d instructions

Jeux d instructions. Les jeux d instructions Jeux d instructions Daniel Etiemble de@lri.fr Les jeux d instructions Ensemble des instructions d un processeur Format d instructions Lié au modèle (n,m) Longueur fixe ou longueur variable Accès aux données

Plus en détail

Architecture des Ordinateurs!

Architecture des Ordinateurs! # 1 INSA-3IF Architecture des Ordinateurs Séance 2 Christian Wolf, INSA-Lyon, Dép. IF # 2 Au Menu CM1 TD CM2 TP CM3 CM4 CM5 ISA : Introduction. Jeux d instructions, assembleur. ISA : Encodage; Histoire

Plus en détail

ARCHITECTURE DES ORDINATEURS Corrigé PARTIEL Octobre 2011 Tous documents autorisés 2H

ARCHITECTURE DES ORDINATEURS Corrigé PARTIEL Octobre 2011 Tous documents autorisés 2H ARCHITECTURE DES ORDINATEURS Corrigé PARTIEL Octobre 2011 Tous documents autorisés 2H Pour toutes les questions, on utilise le jeu d instructions NIOS-II. Les différentes parties sont indépendantes PARTIE

Plus en détail

Le Langage Assembleur (80 86)

Le Langage Assembleur (80 86) Introduction Le Langage Assembleur (80 86) L Assembleur Le langage machine se compose d instructions binaire tel qu on les trouve en mémoire au moment de l exécution d un programme. En effet, les premiers

Plus en détail

CHAPITRE 10. Les sous-programmes

CHAPITRE 10. Les sous-programmes 1 CHAPITRE 10 Les sous-programmes 2 Sous-programme Suite d instructions appelée de manière répétitive Par un programme Par plusieurs programmes distincts Une seule façon de faire l appel Sauvegarde de

Plus en détail

Architectures des ordinateurs

Architectures des ordinateurs Architectures des ordinateurs Sommaire 1) organisation minimale d un ordinateur 2) le processeur 3) la mémoire 4) le programme 5) les interfaces organisation minimale d un ordinateur Initialisation Génération

Plus en détail

Introduction à l assembleur ARM: variables et accès mémoire. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2017 Jean-François Lalonde

Introduction à l assembleur ARM: variables et accès mémoire. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2017 Jean-François Lalonde Introduction à l assembleur ARM: variables et accès mémoire GIF-1001 Ordinateurs: Structure et Applications, Hiver 2017 Jean-François Lalonde Plan Cette semaine: Déclarer des variables et leur affecter

Plus en détail

Représentation des nombres entiers

Représentation des nombres entiers 477 666 Représentation des nombres entiers 1 3419 A99ACF 7652993002 11011011011011 Représentation des données Non Numériques Données Numériques Nombres entiers Valeur signée Complément à 2 Nombres flottants

Plus en détail

LA PROGRAMMATION du 8086

LA PROGRAMMATION du 8086 LA PROGRAMMATION du 8086 1. Introduction : Chaque microprocesseur reconnait un ensemble d instructions appelé jeu d instructions (Instruction Set) fixé par le constructeur. Pour les microprocesseurs classiques,

Plus en détail

A propos du cours. Architecture des ordinateurs. Evaluation : Projet. Evaluation. 20 heures de Cours, 20 heures de TD, 20 heures de TP

A propos du cours. Architecture des ordinateurs. Evaluation : Projet. Evaluation. 20 heures de Cours, 20 heures de TD, 20 heures de TP A propos du cours Architecture des ordinateurs Licence Informatique - Université de Provence Jean-Marc Talbot jtalbot@cmi.univ-mrs.fr 20 heures de Cours, 20 heures de TD, 20 heures de TP TD et TP commencent

Plus en détail

Architecture des ordinateurs et Systèmes d exploitation. Raymond Namyst Université de Bordeaux

Architecture des ordinateurs et Systèmes d exploitation. Raymond Namyst Université de Bordeaux Architecture des ordinateurs et Systèmes d exploitation Raymond Namyst Université de Bordeaux Au niveau électronique Des transistors beaucoup de transistors Transistor = télérupteur miniature - Sorte de

Plus en détail

Examen de Circuits et Architecture des Ordinateurs éléments de corrections

Examen de Circuits et Architecture des Ordinateurs éléments de corrections Année 2009-2010 Examen de Circuits et Architecture des Ordinateurs éléments de corrections! corrigé partiel et non officiel, à lire d'un œil critique! Exercice 1 : m n m + n m n m - n m n décimal binaire

Plus en détail

Compilation. TP 0.0 : L architecture cible: Digmips. C. Alias & G. Iooss

Compilation. TP 0.0 : L architecture cible: Digmips. C. Alias & G. Iooss Compilation TP 0.0 : L architecture cible: Digmips C. Alias & G. Iooss Le but de ces TPs est de construire un compilateur C pour Digmips, un petit processeur MIPS implémenté dans le logiciel de simulation

Plus en détail

Assembleur MIPS. Chapitre 2. 2.1 Présentation de l architecture de la machine MIPS R2000. Sommaire. 2.1.1 Généralités sur les processeurs

Assembleur MIPS. Chapitre 2. 2.1 Présentation de l architecture de la machine MIPS R2000. Sommaire. 2.1.1 Généralités sur les processeurs Chapitre 2 Assembleur MIPS Sommaire 2.1 Présentation de l architecture de la machine MIPS R2000.............. 1 2.1.1 Généralités sur les processeurs.......................... 1 2.1.2 Le MIPS R2000...................................

Plus en détail

Langages d assemblage. Charles André Université de Nice Sophia Antipolis

Langages d assemblage. Charles André Université de Nice Sophia Antipolis Langages d assemblage Introduction Algorithme C compilateur Langage d assemblage assembleur Programme en langage machine Introduction (2) Langage machine Jeu d instructions Modes d adressage Codage des

Plus en détail

Architecture des systèmes à processeurs IUT GEII (ISI II2) 2

Architecture des systèmes à processeurs IUT GEII (ISI II2) 2 Architecture des systèmes à processeurs IUT GEII (ISI II2) 2 Christophe BLANC www.christophe blanc.info IUT de Montluçon Département Génie Electrique et Informatique Industrielle Architecture des systèmes

Plus en détail

Architecture et technologie des ordinateurs II. Bibliographie. Programme détaillé. Architecture et technologie des ordinateurs II

Architecture et technologie des ordinateurs II. Bibliographie. Programme détaillé. Architecture et technologie des ordinateurs II rchitecture et technologie des ordinateurs II rchitecture et technologie des ordinateurs II Gianluca Tempesti EPFL-DI-LSL, INN 235 Tel: 693 2676 E-Mail: gianluca.tempesti@epfl.ch Web: lslwww.epfl.ch/~tempesti/coursunil.htm

Plus en détail

Notion d assembleur I- Le langage machine :

Notion d assembleur I- Le langage machine : I- Le langage machine : L exécution d un programme consiste à donner à la machine une séquence d instruction directement interprétable par elle. Et comme le μp ne comprend que les codes opérations des

Plus en détail

Principe de fonctionnement d un ordinateur, codage de l information. Raymond Namyst Marc Zeitoun Université de Bordeaux

Principe de fonctionnement d un ordinateur, codage de l information. Raymond Namyst Marc Zeitoun Université de Bordeaux Principe de fonctionnement d un ordinateur, codage de l information Raymond Namyst Marc Zeitoun Université de Bordeaux Au niveau électronique Des transistors beaucoup de transistors Transistor = télérupteur

Plus en détail

Processeur MIPS32. Architecture externe A) INTRODUCTION

Processeur MIPS32. Architecture externe A) INTRODUCTION A) INTRODUCTION Processeur MIPS32 Architecture externe Ce document présente une version légèrement simplifiée de l'architecture externe du processeur MIPS32 (pour des raisons de simplicité, tous les mécanismes

Plus en détail

Processeur MIPS Rapport

Processeur MIPS Rapport Architecture des Ordinateurs Processeur MIPS Rapport Xavier Perseguers, xavier.perseguers@epfl.ch Tadeusz Senn, jeantadeusz.senn@epfl.ch 1er mai 2002 ÉCOLE POLYTECHNIQUE FÉDÉRALE DE LAUSANNE 1 Processeur

Plus en détail

3 Le fonctionnement d un ordinateur

3 Le fonctionnement d un ordinateur 3 Le fonctionnement d un ordinateur Peter Schlagheck Université de Liège Ces notes ont pour seule vocation d être utilisées par les étudiants dans le cadre de leur cursus au sein de l Université de Liège.

Plus en détail

Compilation. Plan. CM5 - Génération de code. COMP, M1 info

Compilation. Plan. CM5 - Génération de code. COMP, M1 info Compilation CM5 - Génération de code ISTIC, Université de Rennes 1 Sebastien.Ferre@irisa.fr COMP, M1 info 1 / 43 Plan [0] Introduction Machine intermédiaire Opérateurs arithmétiques Opérateurs logiques

Plus en détail

Introduction à l'algorithmique

Introduction à l'algorithmique Introduction à l'algorithmique Instructions et variables 2014-07 Instructions Forme des instructions Dans l'ordre chronologique Séparées par des ";" Les espaces blancs ne comptent pas (espaces, tabulations,

Plus en détail

STRUCTURE MACHINE. Objectifs du module :

STRUCTURE MACHINE. Objectifs du module : 110101010000101101010101010101010101010100000100010100001010010101111101010101101010110000101 STRUCTURE MACHINE 110101010000101101010101010101010101010100000100010100001010010101111101010101101010110000101

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot Année universitaire 2014-2015 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 Codage des nombres en base 2, logique

Plus en détail

Le Langage d Assemblage et l Assembleur (SRC) Sujets

Le Langage d Assemblage et l Assembleur (SRC) Sujets Le Langage d Assemblage et l Assembleur (SRC) IFT1225 Dép. d IRO, Université de Montréal (professeur E. Cerny) 99-09-07 ift1225 2.1 Sujets Le langage machine, le langage d assemblage La tâche de l assembleur

Plus en détail