ROSE. Robotique et Systèmes Embarqués

Transcription

1 ROSE Robotique et Systèmes Embarqués Introduction aux PCB PCB Alexis POLTI. Page 1

2 Plan I. Définition II. Le flot de conception 1. le flot 2. CAO des bibliothèques 3. CAO des schémas 4. CAO du PCB III. Les PCB I. caractéristiques II. réalisation physique III. test électrique IV. Les composants I. montage II. soudure III. types de boîtiers PCB Alexis POLTI. Page 2

3 PCB : définitions PCB : Printed Circuit Board (circuit imprimé) : empilement de couches de cuivre et d isolants (substrat) destiné à recevoir les composants d un système et à assurer leur interconnexion. PCB Alexis POLTI. Page 3

4 PCB : définitions PCB empilage de couches successives de cuivre (conducteur), sous forme de isolant pistes pads (plages d accueil des broches des composants) vias : interconnexions entre différentes couches nombre de couches 1 2 2n PCB Alexis POLTI. Page 4

5 PCB : flot de conception en 2 mots : Schémas PCB Schéma : production des schémas création d une netlist (liste des connexions et des composants) importation dans l outil de CAO PCB PCB : import de la netlist placement des composants routage (traçage des pistes) production des fichiers de sortie rétro-annotation du schéma PCB Alexis POLTI. Page 5

6 PCB : flot de conception (2) Définition des contraintes Spécifications du produit Définition de l empilage conception des bibliothèques Schémas Définition préliminaire de la BOM BOM : Bill Of Materials (liste des composants) PCB Alexis POLTI. Page 6

7 PCB : flot de conception (3) Schémas forward annotation PCB back annotation Analyse SI PCB : mise en place des contraintes non entrées dans les schémas placement fan out (sorties des composants) routage des nets critiques (horloges) routage génération des plans habillage DRC / ERC génération des fichiers de sortie forward annotation production ou changement de la netlist connexion composants topologie classe de net back annotation mise à jour des schémas topologie, contraintes référence (reference designator) swap (composants, portes, broches) PCB Alexis POLTI. Page 7

8 PCB : flot de conception (4) Analyse température Intégration mécanique BOM Schémas Rapports PCB Analyse SI bibliothèques database commune Contraintes L architecture du flot de conception doit être cohérente Fichiers de fabrication GERBER DRILL (perçage) Netlist DXF/3D (méca) PCB Alexis POLTI. Page 8

9 PCB : CAO CAO Bibliothèques unités, notations, symboles padstacks empreintes (footprints, cells) composants (parts) modèles (SPICE, IBIS) modèles de cartes blocs ré-utilisables PCB Alexis POLTI. Page 9

10 PCB : CAO CAO Bibliothèques symboles purement logiques portes élémentaires PCB Alexis POLTI. Page 10

11 PCB : CAO CAO Bibliothèques padstacks PCB Alexis POLTI. Page 11

12 PCB : CAO CAO Bibliothèques empreintes pas d informations logiques purement physique (numéros de broches) PCB Alexis POLTI. Page 12

13 PCB : CAO CAO Bibliothèques parts mapping symboles / empreintes intègre éventuellement plusieurs portes éventuellement modèle IBIS associé propriétés utilisateurs référence fabricant prix code fournisseur / interne PCB Alexis POLTI. Page 13

14 PCB : CAO CAO Bibliothèques parts PCB Alexis POLTI. Page 14

15 PCB : CAO CAO Bibliothèques importance des bibliothèques fréquemment job à part entière processus de création de composants souvent complexes création de l entrée validation des modèles contrôle vérification auprès des achats AVL (Approved Vendor List)... PCB Alexis POLTI. Page 15

16 PCB : CAO CAO Schémas les schémas doivent être complets références valeur tension / précision / diélectrique / description code fournisseur / code interne prix lien vers datasheet PCB Alexis POLTI. Page 16

17 PCB : CAO CAO Schémas placement des composants connexions utiliser les connexions par noms utiliser les bus utiliser les schémas hiérarchiques utiliser les références croisées (renvois de pages) entrées des contraintes sources / charges / terminaisons, topologies définitions des classes de nets (équipotentielles) définitions des espacements, vérifications électriques éventuellement mise en boîte (packaging) remplacement des symboles par le part correspondant mise à jour des propriétés au passage numérotation des références création de la netlist format propriétaire EDIF Verilog / VHDL / PCB Alexis POLTI. Page 17

18 PCB : CAO CAO PCB entrée des contraintes empilage impédance caractéristiques besoin de plans d alimentations faisabilité placement règles d assemblage maniabilité (connecteurs sur les bords ) minimisation des distances Manhattan séparation des zones bruitées / sensibles découplage répartition du poids / dissipation thermique routage topologies : ordre de connexion des composants parallélisme : diaphonie (crosstalk) paires différentielles temps de propagation / longueur overshoot / undershoot PCB Alexis POLTI. Page 18

19 PCB : CAO (2) CAO PCB placement des composants PCB Alexis POLTI. Page 19

20 PCB : CAO (3) CAO PCB fan out : sortie des composants PCB Alexis POLTI. Page 20

21 PCB : CAO (4) CAO PCB routage des nets critiques routage des nets PCB Alexis POLTI. Page 21

22 PCB : CAO (5) CAO PCB génération des plans PCB Alexis POLTI. Page 22

23 PCB : CAO (6) CAO PCB habillage mires / locating logos repérage des couches DRC / ERC Design Rules Check Electrical Rules Check génération des fichiers de sorties GERBER DRILL rapports contrôle!!! PCB Alexis POLTI. Page 23

24 PCB : les vias Via : trou métallisé permettant d interconnecter des pistes situées sur des couches différentes. traversant / enterré / aveugles standard / micro-via diamètres différents selon le type de couche(s) traversée(s) signal plan signal plan signal plan via via PCB Alexis POLTI. Page 24

25 PCB : les vias Via PCB Alexis POLTI. Page 25

26 PCB : caractéristiques Caractéristiques principales structure (souple, rigide, mixte) épaisseur totale (standard : 1.6mm) nombre de couches de cuivre (1, 2, 32) classe : largeur minimal des conducteurs isolement minimal entre conducteurs type du diélectrique (FR4, FR3, kevlar, verre téflon, ) électriques : ε 0, pertes diélectriques, résistance d isolement, tension de claquage physiques : tenue en température, résistance aux contraintes mécaniques, contrôle de l impédances des pistes ou non finition (étain, NiAu, ) PCB Alexis POLTI. Page 26

27 PCB : empilages Doivent être équilibrés (symétriques) : nombre pair de couches. Déterminent l impédance caractéristiques des pistes (cf. cours intégrité du signal) Nécessité d avoir une couche plan adjacente à chaque couche piste. PCB Alexis POLTI. Page 27

28 PCB : classe Classes standards (norme NFC ) Classe Critère Largeur minimale des conducteurs Espacement minimal entre conducteurs Largeur des pastilles Diamètre du trou traversant une pastille Les constructeurs peuvent proposer /demander d autres valeurs de largeur / isolement Les diamètres de perçages dépendent souvent de l épaisseur du PCB Prendre en compte les tensions présentes dans les espacements (norme IPC) D autres normes existent : IPC-A-600, MIL P55110, MIL P50884 PCB Alexis POLTI. Page 28

29 PCB : réalisation Étapes de réalisation d un PCB préparation des films préparation des matériaux résine insolation / révélation gravure oxyde empilage génération des couches internes perçage génération des couches externes solder mask Ni Au / étamage sérigraphie découpage résine insolation / révélation ajout de cuivre placage étain gravure test électrique PCB Alexis POLTI. Page 29

30 PCB : réalisation 1. Préparation des films à partir des informations de étapes routage solder mask sérigraphie design rule check (DRC) rectifications mineurs mise en panneaux addition des coupons de tests addition des «plating thieving» fichiers à fournir GERBER netlist HPGL, préparation des films PCB Alexis POLTI. Page 30

31 PCB : réalisation 2. Préparation des matériaux découpe des strates de cuivre / isolant découpe des isolants inter-strates (pré-imprégné) passage à l étuve nettoyage de surface préparation des matériaux PCB Alexis POLTI. Page 31

32 PCB : réalisation 3. Génération de l empilage 1. préparation de l empilage génération de l empilage PCB Alexis POLTI. Page 32

33 PCB : réalisation 3. Génération de l empilage 1. dépôt de résine photosensible génération de l empilage 2. insolation aux UV PCB Alexis POLTI. Page 33

34 PCB : réalisation 3. Génération de l empilage 3. révélation génération de l empilage 4. suppression de la résine et gravure PCB Alexis POLTI. Page 34

35 PCB : réalisation 3. Génération de l empilage 5. phase d oxyde génération de l empilage 6. réalisation de l empilage PCB Alexis POLTI. Page 35

36 PCB : réalisation 4. Perçage perçage PCB Alexis POLTI. Page 36

37 PCB : réalisation 5. Génération des couches externes 1. nettoyage des trous et métallisation chimique génération des couches externes sans nettoyage avec nettoyage PCB Alexis POLTI. Page 37

38 PCB : réalisation 5. Génération des couches externes 2. dépôt de résine photosensible génération des couches externes 3. insolation / révélation PCB Alexis POLTI. Page 38

39 PCB : réalisation 5. Génération des couches externes 4. placage électrique de cuivre génération des couches externes 5. placage électrique d étain PCB Alexis POLTI. Page 39

40 PCB : réalisation 5. Génération des couches externes 6. suppression de la résine génération des couches externes 7. gravure PCB Alexis POLTI. Page 40

41 PCB : réalisation 5. Génération des couches externes 8. suppression de l étain génération des couches externes 9. application du solder mask PCB Alexis POLTI. Page 41

42 PCB : réalisation 5. Génération des couches externes 10. placage Ni Au génération des couches externes 11. étamage PCB Alexis POLTI. Page 42

43 PCB : réalisation 5. Génération des couches externes 10. sérigraphie génération des couches externes 11. découpage des panneaux 12. inspection 13. test électrique PCB Alexis POLTI. Page 43

44 PCB : test électrique Deux techniques : banc de clous gros volumes (coûts fixes importants) test sur deux faces en même temps rapide testeur à pointes volantes faibles volumes test sur une seule face plus lent Prévoir des points de test sur chaque équipotentielle à tester. test électrique de la carte programmation in situ (flash) debug PCB Alexis POLTI. Page 44

45 PCB : les composants Montage : à piquer peut nécessiter un placement manuel encombrants : réservés aux fortes puissances (alimentations secteur) et aux connecteurs soudage manuel ou à la vague montés en surface (CMS) placement automatique sur une ou deux face(s) soudage à la vague ou en refusion PCB Alexis POLTI. Page 45

46 PCB : les composants (2) Soudage : à la vague : déplacement d une vague d étain en fusion sur le PCB, soudant au passage les composants exposés. contraintes : direction de la vague influe sur le placement des composants, hauteur des composants, espacements grands entre pastilles. refusion : mixtes : dépôt de pâte à braser (nécessite un plan de «solder paste») placement (et collage) des composants, chauffage de la carte. refusion + vague double refusion double refusion + vague PCB Alexis POLTI. Page 46

47 PCB : les composants (3) Les boîtiers : Résistances réseaux Capacités idem tantales : A / B / C / E ou X / V /.. chimiques : A / B /.. / G à piquer : spécifier l écartement / diamètre des broches Inductances réseaux PCB Alexis POLTI. Page 47

48 PCB : les composants (3) Les boîtiers : CI carrés QFP (Quad Flat Pack) PQFP (Plastic Quad Flat Pack) TQFP (Thin Quad Flat Pack) espacement 0,4mm 0,5mm 0,65mm 0,8mm 1mm PCB Alexis POLTI. Page 48

49 PCB : les composants (3) Les boîtiers : CI carrés CSP PLCC PCB Alexis POLTI. Page 49

50 PCB : les composants (3) Les boîtiers : CI BGA BGA LBGA FBGA ufbga espacement 0,8mm 1mm 1,27mm broches 40 >1508 PCB Alexis POLTI. Page 50

51 PCB : les composants (3) Les boîtiers : CI en ligne (CMS) SO SSOP TSOP TSSOP espacement 0,4mm 0,5mm 0,65mm PCB Alexis POLTI. Page 51

52 PCB : les composants (3) Les boîtiers : Transistors SOT23 SOT223 SOT323 Leds PLCC2 SMA / SMB / SMC PCB Alexis POLTI. Page 52

53 PCB : conclusion Conclusion : phase critique : réalisation des bibliothèques les contraintes d intégrité doivent être spécifiées en amont du design le routage doit pouvoir s effectuer sous contraintes (process et IS) DRC / ERC online / batch exemples de logiciels de CAO industriels : Expedition PCB (Mentor) Allegro + SpecctraQuest (Cadence) le routage n est pas du dessin, c est une phase critique de la réalisation des systèmes électroniques (intégrité du signal) PCB Alexis POLTI. Page 53