COLLOQUE NATIONAL GDR SOC-SIP PROGRAMME

Dimension: px
Commencer à balayer dès la page:

Download "COLLOQUE NATIONAL GDR SOC-SIP PROGRAMME"

Transcription

1 COLLOQUE NATIONAL DU GDR SOC-SIP ENSEA 6 Av du Ponceau CERGY Mercredi 9 Juin Vendredi 11 juin 2010 PROGRAMME Mercredi 9 Juin 10h30-11h30 : Session Ouverture 10h30-10h45 : Ouverture par M. Renovell & B. Granado 10h45-11h00 : Bienvenue par P. Pouvil Directeur de l ENSEA 11h00-11h30 : Organisation du Colloque par B. Granado 11h30-13h00 : Session Poster P1 : Logiciels Embarqués et Architectures Responsables : F. Pétrot et F. Wajsburt 1.1 Design of an efficient LDPC decoder for Bit-Interleaved Coded Modulation receivers M. Li, C.A Nour, C. Jégo, C. Douillard, Institut Télecom 1.2 Pattern Extraction for Digital Design C. Xiao, E. Casseau, IRISA-CAIRN 1.3 Hardware/Software Co-Design for the Integer Transform Algorithm Used in the H.264 Encoder K. Messaoudi, M. Touiza, Bourennane El-Bay, S. Toumi, A. Guessoum, LE2I / LERICA 1.4 Hardware Architecture for Embedded Chaotic Generators S. Sadoudi, C. Tanougast, M. S Azzaz, A. Dandache, Univ Metz - Ecole Militaire Polytec Algeria 1.5 A prototype of 3D Video Endoscopic Capsule: Performances and in-vitro/in-vivo experiments A. Kolar, O. Romain, J. Ayoub, B. Granado, CEA-LIST-UPMC Paris - ETIS Univ Cergy Pontoise 1.6 Routage adaptatif pour MPSoC résistant aux défaillances de noeud et de lien F. Chaix, D. Avresky, NE. Zergainoh, M. Nicolaidis, TIMA- IRIANC 1.7 A Bipartite Edge Coloring Approach for designing Parallel Interleaver architecture AH. Sani, P. Coussy, C. Chavet, E. Martin, Lab-STICC 1.8 A Multiple-Clock HLS Method for Low Power Design On FPGAs G. Lhairech-Lebreton, P. Coussy, E. Martin, Lab-STICC, UEB - UBS 1.9 DemASIP: Universal Demapper for Multiwireless Standards AR. Jafri, A. Baghdadi, M. Jézéquel, Telecom Bretagne 1.10 A programmable hosting structure on FPGA to combine customisation and flexibility C. Clienti, F. Lemonnier, Thales Research & Technology 1.11 Techniques de modélisation transactionnelle pour le dimensionnement des systèmes embarqués communicants A. Barreteau, S. Le Nours, O. Pasquier, JF. Diouris, Univ Nantes 1.12 Virtualisation des communications pour une plateforme reconfigurable dynamiquement et hétérogène A. khiar, B. Miramond, F. Verdier, ETIS

2 1.13 Using Mixed-Mode Cipher to Enhance Security in Secure Processors J. Da Rolt, G. Di Natale, ML. Flottes, B. Rouzeyre, LIRMM 1.14 Exploration of task migration techniques for distributed memory MultiProcessor Systems on Chips R. Busseuil, G. Marchesan Almeida, S. Varyani, G. Sassatelli, M. Robert, LIRMM 1.15 Cryptosystem on Chip based on synchronous switched chaos generators M. S. Azzaz, C. Tanougast, S. Sadoudi, A. Dandache, LSC, LICM 1.16 Implantation d'une solution neuronale sur FPGA S. Khatchadourian, Jc. Prévotet, L. Kessal, ETIS, INSA Rennes 1.17 HW/SW MPSoC architecture exploration for a robotic vision application T. Lefebvre, B. Miramond, F. Verdier, ETIS-ENSEA 1.18 Etude d algorithmes de reconstruction d images par ondelettes sur processeur embarqué S. Courroux, S. Guyetant, S. Chevobbe, M. Paindavoine, CEA LIST, LEAD 1.19 Contribution à la modélisation et au contrôle de l auto-reconfiguration dynamique et partielle S. Guillet, F. de Lamotte, G. Gogniat, Lab-STICC 1.20 Un Algorithme de Routage sans Blocage adapté aux réseaux 3D partiellement connectés F. Dubois, A. Sheibanyrad, F. Pétrot, TIMA Grenoble 1.21 Automatic and source-to-source code generation for vector hardware accelerators S. Guelton, F. Irigoin, R. Keryell, Télecom Bretagne, CRI, HPC Project 1.22 Design and validation methodology of FPGA-based motor drive for High-Temperature environment I. Bahri, E. Monmasson, F. Verdier, M.El-A Ben Khelifa, SATIE- ETIS 1.23 Exploration d une architecture NoC adaptable sur FPGA J. Tan, V. Fresse, F. Rousseau, Laboratoire Hubert Curien 1.24 Calibrating a predictive cache emulator for SoC Z. Larabi, Y. Mathieu, S. Mancini, L. Pierrefeu, Telecom ParisTech 1.25 Exploration of Virtualization Techniques for Achieving Adaptability in Heterogeneous MPSoCs S. Varyani, G. Marchesan Almeida, R. Busseuil, G. Sassatelli, P. Benoit, L. Torres, LIRMM 1.26 Gestion des Assertions Comportementales dans un Flot de Synthèse de Haut-Niveau A. Ribon, B. Le Gal, L. Bossuet, D. Dallet, IMS Université Bordeaux Side-Channel Attacks on Embedded Systems L. Barthe, P. Benoit, L. Torres, LIRMM 1.28 Securing External Shared Memory in Embedded Systems J. Crenne, R. Tessier, P. Cotret, G. Gogniat, J-P. Diguet, LabSTICC - UBS Lorient 13h00 14h30 : Repas 14h30-15h30 : Session Exposé E1 : Consommation et Energie Responsables : N. Julien et C. Belleudy 14h30 : "Conversion des Ressources Energétiques Ambiantes en Electricité" Bernard Multon ENS Cachan 15h00 : "Adaptation Automatique et Efficace en Energie des Protocoles aux Périphériques Matériels " Antoine Fraboulet INSA Lyon 15h30-17h00 : Session Poster P2 : 'Test & Tolérance', 'Technologies Emergentes' Responsables : P. Girard, R. Leveugle, J.O. Klein, C. Maneux TEST & TOLERANCE 2.1 RTL Analysis Based on Signal Reliability R. Dettenborn, TIMA 2.2 Optimizing memory BIST systems under sharing constraints L. Zaourar, Y. Kieffer, A. Wenzel, F. Grandvaux, G-SCOP, Grenoble INP 2.3 Diagnostic de fautes de circuits analogiques basé sur l apprentissage automatique K. Huang, H-G. Stratigopoulos, S. Mir, TIMA 2.4 Etude comparative des méthodes de détection d'erreur pour l Advanced Encryption Standard K. Bousselam, G. Di Natale, ML. Flottes, B. Rouzeyre, LIRMM 2.5 Robustesse des mémoires embarquées dans une architecture reconfigurable d un modulateur OFDM T. Bonnoit, N.-E. Zergainoh, M. Nicolaidis TIMA

3 2.6 Capteurs embarqués pour le test alternatif des circuits RF L. Abdallah, H. Startigopoulos, C. Kelma, S. Mir, TIMA- NXP Semiconductors 2.7 A Self-Checking HW Journal for a Fault Tolerant Processor Architecture M. Amin, C. Diou, F. Monteiro, A. Ramazani, A. Dandache, LICM 2.8 Analyse et modélisation des défauts résistifs affectant les mémoires Flash P.-D. Mauroux, A. Virazel, A. Bosio, L. Dilillo, P. Girard, S. Pravossoudovitch, B. Godard, G. Festes, L. Vachez, LIRMM- ATMEL 2.9 Test Relaxation and X-filling to Reduce Peak Power During At-Speed LOS Testing F.Wu, L.Dilillo, A.Bosio, P.Girard, S. Pravossoudovitch, A. Virazel, M. Tehranipoor, K. Miyase, X. Wen, N. Ahmed, LIRMM, Univ of Connecticut, Kyushu Institute of Technology, Texas Instruments 2.10 Evaluation des métriques de test pour des circuits analogiques/mixtes complexes M. Dubois, H. Stratigopoulos, S. Mir, TIMA 2.11 Tolérance aux fautes et rendement de fabrication D. A. Tran, A. Virazel, P. Girard, S. Pravossoudovitch, H-J Wunderlich, A. Bosio, L. Dilillo LIRMM, Universität Stuttgart 2.12 Designing slope insensitive C-elements F. Ouchet, K. Morin-Allory, L. Fesquet, TIMA TECHNOLOGIES EMERGENTES 2.13 A Compact Model for the Magnetic Tunnel Junction Switched by Thermally Assisted Spin Transfer Torque (STT+TAS) J. Duval, W. Zhao, J-O Klein, C. Chappert, IEF 2.14 Design of TAS-MRAM Prototype for NV Embedded Memory Applications S. Chaudhuri, W. Zhao, J-O Klein, C. Chappert, P. Mazoyer, IEF, STMicoelectronics 2.15 Toward nano-device image processing: a neuro-inspired learning approach M. Paindavoine, O. Brousse, C. Gamrat, LEAD, CEA LIST 2.16 Modèle compact de mémoire à un électron implémenté en langage verilog-a W. Xuan, M. Guilmain, A. Beaumont, F. Calmon, N. Baboux, A. Souifi, D. Drouin INSA 17h00-18h15 : Session Exposé E2 : Circuits Reconfigurables Responsables : B. Granado et G. Sassatelli 17h00: "Challenges and Visions in Reconfigurable Computing" M. Huebner Karlsruhe Institute of Technology Jeudi 10 Juin 09h30-10h30 : Session Exposé E3 : Circuits AMS & RF Responsables : Y. Deval et P. Desgreys 9h30: "IC Design Challenge in State of the Art CMOS : High variability and Low Power/Low Voltage" Pr. A. Vladimirescu, UC Berkeley (USA)-ISEP 10h30-12h00 : Session Poster P3 : Reconfigurable Responsables : B. Granado, G. Sassatelli 3.1 Off-line placement/scheduling of hardware tasks on reconfigurable devices B. Ikbel, F. Muller, M. Benjemaa, LEAT 3.2 Optimized images compression for FPGAs M. Jridi, A. Alfalou, ISEN-Brest 3.3 Reconfigurable Self-Organized Systems K. Cheng, C. Tanougast, C. Bobda, A. Dandache, Potsdam University, LICM 3.4 A Dynamically Reconfigurable Filtering Block in a Driver Assistance System N. Harb, S. Niar, M. Saghir, Univ Valenciennes, University at qatar 3.5 A Reconfigurable Architecture for Road Security Applications M. Darouich, S. Guyetant, D. Lavenier, CEA LIST, ENS Cachan

4 3.6 Contribution à la modélisation et au contrôle de l auto-reconfiguration dynamique et partielle S. Guillet, F. de Lamotte, G. Gogniat, Lab-STICC 3.7 Relecture de bitstream appliquée à la relocation de tâches matérielles dans les SoC reconfigurables F. De Melo, L. Gantel, R. Sachaux, ETIS Université Cergy Pontoise 3.8 Hardware Thread in Heterogeneous System-On-Chip L. Gantel, F. Lemonnier, C. Clienti, J. Le Rhun, M El A. Benkhelifa, Thales, ETIS - UCP 3.9 Adaptive Multiprocessor Systems-on-Chip C. Trabelsi, S. Meftali, J-L. Dekeyser, INRIA 3.10 Services For Dynamically Reconfigurable Systems F. Duhem, F. Muller, P. Lorenzini, LEAT 3.11 Reconfiguration dynamique d un analyseur syntaxique pour le transcodage et l adaptation vidéo E. Dabellani, N. Marques, H. Rabah, S. Weber, Y. Berviller, LIEN 3.12 A Variability Compensation Flow for FPGAs F. Bruguier, P. Benoit, L. Torres, LIRMM 3.13 Secure protocol implementation for remote bitstream update preventing replay attacks on FPGA F. Devic, L. Torres, B. Badrignan, LIRMM, NETHEOS 3.14 Méthodologie de Conception de Systèmes Matériels Reconf. à partir de la Synthèse de Haut Niveau A. Prost-Boucle, O. Muller, F. Rousseau, F. Pétrot, TIMA 3.15 Réalisation d un média de connexion intelligent pour OLLAF F. Ben Abdallah, S. Garcia, B. Granado, ETIS 3.16 Extension du profil MARTE avec les concepts de la reconfiguration dynamique S. Cherif, S. Meftali, J-L Dekeyser, INRIA 3.17 Détection d'erreurs de routage adaptée aux NoC reconfigurables et tolérants aux fautes C. Killian, C. Tanougast, F. Monteiro, A. Dandache, LICM- UPV de Metz 3.18 Flot ADL d'exploration et de prototypage d'architectures reconfigurables D. Picard, L. Lagadec, Lab-STICC, Univ de Brest 3.19 Placement des tâches matérielles sur OLLAF: une architecture reconf. dynamiquement à grain fin M. Djemal, S. Garcia, B. Granado, ETIS, ENSEA 3.20 Tree Structure for Online Real-time Scheduling on Partially Reconfigurable FPGAs G. Wassi, M-E-A. Benkhelifa, F. Verdier, G. Lawday, ETIS, ENSEA, Bucks New University 3.21 Secured communications within a multiprocessor architecture P. Cotret, J. Crenne, G. Gogniat, Lab-STICC 12h00-13h00 : Session Exposé E4 : Responsables : Systèmes Hétérogènes I. OConnor et P. Garda 12h00: "SystemC-AMS" Martin Barnasconi NXP Semiconductors 12h30: "Conception de Circuits pour la Stimulation Nerveuse" Stéphanie Robinet CEA-LETI 13h00-14h00 : Repas 14h30-15h30 : Session Exposé E5 : Technologies Emergentes Responsables : J.O. Klein et C. Maneux 14h30: "Frame-Free Event-Driven Vision Sensing and Processing" Bernabe Linares-Barranco CSIC-IMSE Sevilla 15h30-17h00 : Session Poster P4 : AMS et RF, Consommation et 'Systèmes Hétérogènes' Responsables : Y. Deval, P. Desgrey, N. Julien, C. Belleudy, I. OConnor, P. Garda AMS ET RF 4.1 LNA Automatic Synthesis and Characterization D. Haghighitalab, M. Vasilevski, H. Aboushady, LIP6

5 4.2 Jitter Performance of Continuous-Time Sigma Delta Modulators with Different Feedback DAC Shapes A. Ashry, H. Aboushady, LIP6-UPMC 4.3 High level modeling of Imager IC V. Viswanathan, D. Navarro, L. Labrak, I O'Connor, INL 4.4 A New Design Methodology for Very Low Voltage Low power CMOS Low Noise Amplifier A. Mabrouki, T. Taris, Y. Deval, J-B. Bégueret, IMS 4.5 WLAN/WiMAX RF Front-End Reliability Analysis P. M Ferreira, H. Petit, J-F Naviner, Institut Télecom Paris 4.6 Non-linear Calibration of Pipelined A/D Converters H. Adel, M. Dessouky, M-M. Louerat, H. Gicquel, H. Haddara, LIP6, Ain Shams University, STMicroelectronics 4.7 ELSID : un outil logiciel pour la modélisation et la caractérisation des réseaux d interconnexion des circuits VLSI JE. Lorival, N. Iassamen, M. Telescu, P. Cloastre, T. Le Gouguec, N. Tanguy, Lab-STICC 4.8 A Design Environment for Analog IPs Design Knowledge Capture and Migration F. Javid, R. Iskander, M-M Louerat, D. Dupuis, LIP6 4.9 Design and Modeling of 8-Bit Successive Approximation Analog to Digital Converter R. Khalil Ayad, M. Allam, R. Iskander, M-M. Louerat, LIP Simulation Electrothermique Directe de Circuits Intégrés, réalisée à partir d outils CAO standards JC. Krencker, JB. Kammerer, L. Hébrard, Y. Hervé, Institut d'electronique du Solide et des Systèmes 4.11 A Python-Based Analog Layout Generation Tool For Nanometer CMOS Technologies S. Youssef, D. Dupuis, R. Iskander, M-M Louerat, LIP Wide-Band Continuous-Time Sigma Delta Modulator With VCO Quantizer M. Allam, W. Gaber, H. Aboushady, M-M Louerat,, LIP The effects of BJT's parasitic emitter resistor on analog decoding N. Duchaux, C. Lahuec, F. Seguin, M. Arzel, M. Jézéquel, Telecoms Bretagne 4.14 Compact model for the Schottky barrier carbon nanotube field effect transistor S.Frégonèse, C. Maneux, T. Zimmer, H. Mnif, N. Masmoudi, M. Najari, Univ Bordeaux, LETI 4.15 Source and drain Schottky barrier implementation in Optically-Gated CNTFET compact modeling S-Y Liao, M. Najari, C. Maneux, S. Fregonese, T. Zimmer, Laboratoire IMS CONSOMMATION 4.16 Dynamic Voltage & Frequency Scaling for Multiprocessor Real Time Applications M.K. Bhatti, C. Belleudy, M. Auguin, LEAT 4.17 Structures de rectification bas niveau d énergie pour la récupération d énergie électromagnétique ambiante V. Marian, C. Vollaire, J. Verdier, Bruno Allard, Univ Lyon 4.18 Towards a Meteorology-Aware Energy Harvester for Wireless Sensor Networks N. Ferry, S. Ducloyer, N. Julien, D. Jutel, Lab-STICC, ERYMA Security Systems 4.19 An Efficient Battery Modeling Method for Embedded Applications N. Ferry, S. Ducloyer, N. Julien, M. Allian, F. Ménard, Lab-STICC, KANNAD 4.20 Nouvelle Approche pour l'estimation et le Controle d'energie d'un composant au niveau transactionnel O. Mbarek, A. Pegatoquet, M. Auguin, LEAT 4.21 Variation-Aware Multilevel Scheduling and Power Management for Multi-core System-on-Chip G. Bizot, N-E Zergainoh, M. Nicolaidis, TIMA 4.22 TurbASIP Power Consumption Analysis and Optimization P. Reddy, F. Clermidy, R. Alkhayat, A. Baghdadi, M. Jezequel, CEA-LETI and Telecom Bretagne 4.23 Relationship of Global versus Local Energy Optimizations in Wireless Sensor Networks Z-A Khan, C. Belleudy, M. Auguin, LEAT SYSTEMES HETEROGENES 4.24 Methods and Tools for 3D Heterogeneous Design F. Frantz, L. Labrak, I. O'Connor, Institut des Nanotechnologies de Lyon 4.25 Simulation Methodology for CMOS Photonic Heterogeneous System B. Wang, I. O'Connor, E. Drouard, INL 4.26 Architecture mixte analogique numérique pour senseur CMOS S. Chevobbe, S. Pajaniradja, L. Letellier, M. Paindavoine, A. Ngoua, H. Mathias, A. Dupret, J-M. Drevon, CEA LIST, IEF, LEAD

6 17h00-18h00 : Session Exposé E6 : Logiciel Embarqués et Architectures Responsables : F. Pétrot et F. Wajsburt 17h00: "Simulation de Systèmes Numériques" Alain Greiner LIP6 20h30- : DINER DE GALA Restaurant LE PROCOPE (Voir Plan) Vendredi 11 Juin 9h30-10h00 : '' CNRS-INSIS 10h00-11h00 : Session Exposé E7 : Test et Tolérance Responsables : P. Girard et R. Leveugle 10h30: "Hardware Dependability : Fault Tolerance to the Rescue?" Jean Arlat LAAS-CNRS 11h00: "Quel Test pour demain?" Paul-Henri Pugliesi-Conti, NXP Semiconductor 11h00-11h15 : Pause 11h15-12h00 : Session AG du GDR, Bilan et Clôture Responsables : M. Renovell et A. Greiner Fin

7 Venir Au Colloque ENSEA 6 Av du Ponceau CERGY Ecole Nationale Supérieure de l Electronique et de ses Applications RER A, station CERGY-PREFECTURE Pour venir à l'ensea par RER A Direction Cergy-le Haut, depuis gare de Lyon, Chatelet Les halles, Auber, Etoile, La Défense Arrêt à Cergy-Prefecture, puis trajet piétons Trajet piétons 10 mn Du RER : prendre les escalators, traverser le parvis, passer sous le batiment violet et vert (théâtre de l'agglomération), passer entre la piscine et la patinoire. Puis marcher sur les passerelles piétonnes, une première devant l'hôtel, dépasser le CIC, puis enjamber la 2ème passerelle. Tourner à gauche après l'immeuble, suivre le fléchage Accueil ENSEA. Par SNCF Depuis saint-lazare, direction Cergy-le haut. Par autoroute A15 Depuis Paris : sortie 9 Cergy-Préfecture, Pontoise Centre Depuis Rouen : sortie 10 Cergy-Pontoise - Pontoise Les Louvrais -Osny l'oseraie-centre hospitalier

8 Plan d accès Restaurant Le Procope Le Procope 13 rue de l'ancienne Comédie Paris Tél. : Le plus vieux café de Paris... Fondé en 1686 par Francesco Procopio dei Coltelli, des figures emblématiques comme Voltaire, Danton, Robespierre, Marat ou Benjamin Franklin côtoyaient ce lieu prestigieux.

JÉRÉMIE CRENNE. SITUATION Chercheur postdoctoral à l'université de Montpellier 2, Laboratoire LIRMM UMR CNRS 5506 Financement : ANR SecReSoC

JÉRÉMIE CRENNE. SITUATION Chercheur postdoctoral à l'université de Montpellier 2, Laboratoire LIRMM UMR CNRS 5506 Financement : ANR SecReSoC JÉRÉMIE CRENNE Laboratoire LIRMM 161 rue Ada 34095 Montpellier Cedex France Téléphone : +33 (0)297874579 / Fax : +33 (0)297874527 jeremie.crenne@lirmm.fr www.jeremiecrenne.com SITUATION Chercheur postdoctoral

Plus en détail

Thème 3 Conception et vérification d architectures de systèmes sur puce

Thème 3 Conception et vérification d architectures de systèmes sur puce Thème 3 Conception et vérification d architectures de systèmes sur puce Conception et simulation Frédéric Pétrot Vérification Laurence Pierre Conception et vérification d architectures de systèmes sur

Plus en détail

Comité d Organisation

Comité d Organisation Comité d Organisation Patrick GARDA, Président Franck WAJSBURT, Responsable logistique Marie-Minerve LOUËRAT, Bureau Accueil INL Ian O CONNOR LIP6 Syed Hussein ALWI Adrien BLANCHARDON Celine BRUNEL Frédéric

Plus en détail

Master (filière Réseau) Parcours Recherche: Systèmes Informatiques et Réseaux (RTS)

Master (filière Réseau) Parcours Recherche: Systèmes Informatiques et Réseaux (RTS) Master (filière Réseau) Parcours Recherche: Systèmes Informatiques et Réseaux (RTS) Responsables: Tanguy Risset & Marine Minier Tanguy.Risset@insa-lyon.fr Marine.minier@insa-lyon.fr http://master-info.univ-lyon1.fr/m2rts/

Plus en détail

Méthodologie de conception pour la virtualisation et le déploiement d applications parallèles sur plateforme reconfigurable matériellement

Méthodologie de conception pour la virtualisation et le déploiement d applications parallèles sur plateforme reconfigurable matériellement Méthodologie de conception pour la virtualisation et le déploiement d applications parallèles sur plateforme reconfigurable matériellement Soutenance de thèse du 24 octobre 2012 Clément Foucher En présence

Plus en détail

Le projet Modistarc : un outil de test de conformité de composants OSEK/VDX pour l l automobile

Le projet Modistarc : un outil de test de conformité de composants OSEK/VDX pour l l automobile : un outil de test de conformité de composants OSEK/VDX pour l l automobile Benoît Caillaud, IRISA/INRIA Rennes MODISTARC = Methods and tools for the validation of OSEK/VDX DIStributed ARChitectures Projet

Plus en détail

Technologies SOC (System On Chip) (Système sur une seule puce)

Technologies SOC (System On Chip) (Système sur une seule puce) Technologies SOC (System On Chip) (Système sur une seule puce) Pierre LERAY et Jacques WEISS Équipe de recherche ETSN Supélec Campus de Rennes février, 02 Technologies SoC ; P. Leray, J. Weiss 1 Évolution

Plus en détail

Meeting CT esame 2015

Meeting CT esame 2015 Meeting CT esame 2015 26th of June 2015 1/ Promotion esame 2. Call for papers 3/ Keynotes and demo 4/ Schedules 5/ Next meeting Green your electronics : Less power, more value +33 (0)4 92 38 85-27 p 1

Plus en détail

Equilibrage de charge (Load

Equilibrage de charge (Load Equilibrage de charge (Load balancing) dans les MPSoCs Présenté Le : 02 Décembre 2013 Par : A. AROUI Encadreur : A.E. BENYAMINA 01/12/2013 1 Problématique Comportement dynamique des applications et la

Plus en détail

NIVEAU : 3ING GEC-CSM

NIVEAU : 3ING GEC-CSM NIVEAU : 3ING GEC-CSM Techniques 1 de conception et technologies de fabrication des 01/06/2015 Cis 10h30 à 12h 1h30 Analyse et synthèse de circuits analogiques 4 03/06/2015 10h30 à 12h 1h30 Traitement

Plus en détail

Résultats des projets CARROLL. Bilan et perspectives. Ingénierie logicielle orientée modèle MDD

Résultats des projets CARROLL. Bilan et perspectives. Ingénierie logicielle orientée modèle MDD Résultats des projets CARROLL Bilan et perspectives Ingénierie logicielle orientée modèle MDD Serge Salicki, THALES Workshop CARROLL 23 septembre 2005 THALES et le MDE Le MDE est dans la strategie de THALES

Plus en détail

Sécurisation des communications dans une architecture multi-processeurs

Sécurisation des communications dans une architecture multi-processeurs MajecSTIC 2010 Bordeaux, France, du 13 au 15 octobre 2010 Sécurisation des communications dans une architecture multi-processeurs Pascal Cotret 1, Jérémie Crenne 1 et Guy Gogniat 1 1 : Laboratoire Lab-STICC,

Plus en détail

Portage de l environnement de simulation d un composant FPGA développé pour l aéronautique (DO254 DAL-A) vers un banc de validation physique

Portage de l environnement de simulation d un composant FPGA développé pour l aéronautique (DO254 DAL-A) vers un banc de validation physique Portage de l environnement de simulation d un composant FPGA développé pour l aéronautique (DO254 DAL-A) vers un banc de validation physique L objectif Réaliser la vérification physique d'un composant

Plus en détail

Simulation de haut niveau de systèmes d exploitations distribués pour l exploration matérielle et logicielle

Simulation de haut niveau de systèmes d exploitations distribués pour l exploration matérielle et logicielle École Doctorale Science et Ingénieurie de l Université de Cergy-Pontoise Discipline : Sciences et Technologies de l Information et de la Communication Spécialité : Informatique THÈSE Présentée pour obtenir

Plus en détail

Conception des Systèmes Numériques et Mixtes

Conception des Systèmes Numériques et Mixtes Conception des Systèmes Numériques et Mixtes Daniela Dragomirescu 1,2, Michael Kraemer 1,2, Marie-Line Boy 3, Philippe Bourdeau d Aguerre 3 1 - Université de Toulouse : INSA Toulouse, 135 Av. de Rangueil

Plus en détail

Architecture Reconfigurable Hétérogène à Gestion Hiérarchique Distribuée pour la Reconfiguration et la Prise de Décision

Architecture Reconfigurable Hétérogène à Gestion Hiérarchique Distribuée pour la Reconfiguration et la Prise de Décision INSTITUT D ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES Architecture Reconfigurable Hétérogène à Gestion Hiérarchique Distribuée pour la Reconfiguration et la Prise de Décision dans les systèmes de

Plus en détail

Les tendances pour le test et la validation RF

Les tendances pour le test et la validation RF Les tendances pour le test et la validation RF Richard KEROMEN Ingénieur produit test et RF L évolution des standards implique une complexité croissante 1996 1997 1998 1999 2000 2001 2002 2003 2004 2005

Plus en détail

Systèmes distribués Introduction

Systèmes distribués Introduction Systèmes distribués Introduction Nabil Abdennadher nabil.abdennadher@hesge.ch http://lsds.hesge.ch/distributed-systems/ 2015/2016 Semestre d Automne 1 Aujourd hui les réseaux et les SDI sont partout! Réseaux

Plus en détail

Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable

Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable Pierre Olivier*, Jalil Boukhobza*, Jean-Philippe Babau +, Damien Picard +, Stéphane Rubini + *Lab-STICC, + LISyC, Université

Plus en détail

T. Gasc 1,2,3, F. De Vuyst 1, R. Motte 3, M. Peybernes 4, R. Poncet 5

T. Gasc 1,2,3, F. De Vuyst 1, R. Motte 3, M. Peybernes 4, R. Poncet 5 Modélisation de la performance et optimisation d un algorithme hydrodynamique de type Lagrange-Projection sur processeurs multi-cœurs T. Gasc 1,2,3, F. De Vuyst 1, R. Motte 3, M. Peybernes 4, R. Poncet

Plus en détail

Les systèmes embarqués Introduction. Richard Grisel Professeur des Universités Université de Rouen Nacer Abouchi Professeur ESCPE Lyon

Les systèmes embarqués Introduction. Richard Grisel Professeur des Universités Université de Rouen Nacer Abouchi Professeur ESCPE Lyon Les systèmes embarqués Introduction Richard Grisel Professeur des Universités Université de Rouen Nacer Abouchi Professeur ESCPE Lyon Introduction aux systèmes embarqués Définition. Caractéristiques d

Plus en détail

Conception et Intégration de Systèmes Critiques

Conception et Intégration de Systèmes Critiques Conception et Intégration de Systèmes Critiques 15 12 18 Non 50 et S initier aux méthodes le développement de projet (plan de développement, intégration, gestion de configuration, agilité) Criticité temporelle

Plus en détail

Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE

Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE 1. Rappel de ce qu est un SE 2. Conception au niveau système (ESL) Méthodologie de conception (codesign logiciel/matériel)

Plus en détail

Notice biographique Repères biographiques communs

Notice biographique Repères biographiques communs Nom : ANDREU Corps : Maître de conférences Equipe de recherche Notice biographique Repères biographiques communs Prénom : DAVID Grade : MCF - HDR Section : 61 Equipe DEMAR INRIA - LIRMM (UM2/CNRS) Equipe

Plus en détail

Eléments réseaux pour

Eléments réseaux pour Eléments réseaux pour l EE des bâtiments IT for green: sauvegarde de la planète avec des capteurs? Bernard Tourancheau Université de Lyon1, Université de Lyon, INRIA INSA-Lyon, CITI, F-69621, France Bernard.Tourancheau@inria.fr

Plus en détail

Les lières. MSc in Electronics and Information Technology Engineering. Ingénieur civil. en informatique. MSc in Architectural Engineering

Les lières. MSc in Electronics and Information Technology Engineering. Ingénieur civil. en informatique. MSc in Architectural Engineering Ingénieur civil Ingénieur civil Les lières MSc in Electronics and Information Technology Engineering MSc in Architectural Engineering MSc in Civil Engineering MSc in Electromechanical Engineering MSc

Plus en détail

Projet ANR SAMOGWAS. Specific Advanced MOdels for Genome-wide Association Studies. Journée de lancement officielle. Nantes - vendredi 11 octobre 2013

Projet ANR SAMOGWAS. Specific Advanced MOdels for Genome-wide Association Studies. Journée de lancement officielle. Nantes - vendredi 11 octobre 2013 Projet ANR SAMOGWAS Specific Advanced MOdels for Genome-wide Association Studies Journée de lancement officielle Nantes - vendredi 11 octobre 2013 1 Les partenaires LINA Nantes GIGA-R Liège INSERM Nantes

Plus en détail

VERIFICATION DE SOC SOUS VELOCE

VERIFICATION DE SOC SOUS VELOCE VERIFICATION DE SOC SOUS VELOCE Fabrice Muller (1), Gilles Jacquemod (1), Rachid Bouchakour (2) Pôle CNFM PACA Polytech Nice-Sophia (1), Polytech Marseille (2) 1.1 Introduction La vérification des SoC

Plus en détail

Modélisation de la Reconfiguration Dynamique appliquée à un décodeur LDPC Non Binaire

Modélisation de la Reconfiguration Dynamique appliquée à un décodeur LDPC Non Binaire Modélisation de la Reconfiguration Dynamique appliquée à un décodeur LDPC Non Binaire LAURA CONDE-CANENCIA 1, JEAN-CHRISTOPHE.PREVOTET 2, YASET OLIVA 2, YVAN EUSTACHE 1 1 Université Européenne de Bretagne

Plus en détail

Port du micro-kernel DNA sur plateforme Zynq

Port du micro-kernel DNA sur plateforme Zynq Ensimag, 2ème année Fevrier - Mai 2013 Module d introduction à la recherche en laboratoire Port du micro-kernel DNA sur plateforme Zynq Thomas Hiscock Encadrant : Olivier Muller 1 Table des matières 1

Plus en détail

Utilisation de SystemC pour la conception des SoC

Utilisation de SystemC pour la conception des SoC Utilisation de SystemC pour la conception des SoC aniela ragomirescu 1,2, Roberto Reyna 3 1 - Université de Toulouse : INSA Toulouse, 135 Av. de Rangueil Toulouse cedex 4 2-LAAS-CNRS ; Université de Toulouse,

Plus en détail

Grenoble Institute of Technology Esisar department. Speaker : Laurent.Lefevre@grenoble-inp.fr

Grenoble Institute of Technology Esisar department. Speaker : Laurent.Lefevre@grenoble-inp.fr Grenoble Institute of Technology Esisar department Speaker : Laurent.Lefevre@grenoble-inp.fr Grenoble INP 6 Departments organized along the European standard «Bachelor, Master, Doctorate» Ense3 Energy,

Plus en détail

RIF@PARIS-SACLAY. Pascale Betinelli CEA LIST. Demi-journée d'information ECHORD++ 20 avril 2015 - M.E.N.E.S.R

RIF@PARIS-SACLAY. Pascale Betinelli CEA LIST. Demi-journée d'information ECHORD++ 20 avril 2015 - M.E.N.E.S.R European Clearing House for Open Robotics Development Plus Plus RIF@PARIS-SACLAY Pascale Betinelli CEA LIST Demi-journée d'information ECHORD++ 20 avril 2015 - M.E.N.E.S.R 1 Experiments Robotics Innovation

Plus en détail

Modélisation des interfaces matériel/logiciel

Modélisation des interfaces matériel/logiciel Modélisation des interfaces matériel/logiciel Présenté par Frédéric Pétrot Patrice Gerin Alexandre Chureau Hao Shen Aimen Bouchhima Ahmed Jerraya 1/28 TIMA Laboratory SLS Group 46 Avenue Félix VIALLET

Plus en détail

Présentation de la plateforme Conception de circuits intégrés

Présentation de la plateforme Conception de circuits intégrés Présentation de la plateforme Conception de circuits intégrés Responsable Support Test & Mesure Sylvain Bourdel, Maître de Conférences, HDR, Université Aix-Marseille 3 Hervé Barthélemy, Professeur, Université

Plus en détail

NIMBUS TRAINING. Administration de Citrix NetScaler 10. Déscription : Objectifs. Publics. Durée. Pré-requis. Programme de cette formation

NIMBUS TRAINING. Administration de Citrix NetScaler 10. Déscription : Objectifs. Publics. Durée. Pré-requis. Programme de cette formation Administration de Citrix NetScaler 10 Déscription : Cette formation aux concepts de base et avancés sur NetScaler 10 permet la mise en oeuvre, la configuration, la sécurisation, le contrôle, l optimisation

Plus en détail

Principe d'alimentation par convertisseurs multiniveaux à stockage intégré - Application aux accélérateurs de particules

Principe d'alimentation par convertisseurs multiniveaux à stockage intégré - Application aux accélérateurs de particules Principe d'alimentation par convertisseurs multiniveaux à stockage intégré - Application aux accélérateurs de particules THÈSE N O 4034 (2008) PRÉSENTÉE le 30 mai 2008 À LA FACULTÉ DES SCIENCES ET TECHNIQUES

Plus en détail

Glossaire technique Veditec

Glossaire technique Veditec Glossaire technique Veditec 3D/2D DNR (digital noise réduction) La technologie DNR est un système de réduction numérique de bruit ayant pour but de réduire le bruit sur l image. Elle permet d obtenir des

Plus en détail

Le multitalent R&S CMW500, précurseur en matière de normes les plus récentes. RADIOCOMMUNICATION Bancs de mesure

Le multitalent R&S CMW500, précurseur en matière de normes les plus récentes. RADIOCOMMUNICATION Bancs de mesure Testeur de protocole UMTS LTE pour Avec de nouvelles options, le testeur de radiocommunication large bande R&S CMW500 UMTS évolue vers un testeur de protocole LTE et simule un Radio Access Network LTE

Plus en détail

Sujet de thèse «Mise au point d une Méthodologie efficace de

Sujet de thèse «Mise au point d une Méthodologie efficace de Sujet de thèse «Mise au point d une Méthodologie efficace de modélisation des effets parasites jusqu en onde millimétrique au sein d une carte de tests de circuits larges bandes Application à des circuits

Plus en détail

Andrei Doncescu. Introduc)on aux Systèmes Embarqués et Microcontrôleurs

Andrei Doncescu. Introduc)on aux Systèmes Embarqués et Microcontrôleurs + Andrei Doncescu Introduc)on aux Systèmes Embarqués et Microcontrôleurs + Systèmes Mécatroniques 2 Système temps réel Système embarqué Système sur puce + Systèmes Temps Réel 3 Un système temps réel est

Plus en détail

CAP CAMION A ASSISTANCE PNEUMATIQUE

CAP CAMION A ASSISTANCE PNEUMATIQUE Séminaire mi parcours Stock-e 2010 CAP CAMION A ASSISTANCE PNEUMATIQUE Iyad Balloul Renault Trucks - iyad.balloul@volvo.com Eric Bideaux INSA Lyon - eric.bideaux@insa-lyon.fr Marc Michard LMFA - Marc.Michard@ec-lyon.fr

Plus en détail

Ordonnancement sous contraintes de Qualité de Service dans les Clouds

Ordonnancement sous contraintes de Qualité de Service dans les Clouds Ordonnancement sous contraintes de Qualité de Service dans les Clouds GUÉROUT Tom DA COSTA Georges (SEPIA) MONTEIL Thierry (SARA) 05/12/2014 1 Contexte CLOUD COMPUTING Contexte : Environnement de Cloud

Plus en détail

THE TRADITIONAL POWER GRID. Data Management Challenges in Smart Grids. The grid we are using

THE TRADITIONAL POWER GRID. Data Management Challenges in Smart Grids. The grid we are using Data Management Challenges in Smart Grids Christophe Bobineau 1 THE TRADITIONAL POWER GRID The grid we are using Many implementation decisions were made 120 years ago Three main components Power generation

Plus en détail

CED-ST 2013-2014 Liste des Sujets de Recherche Formation Doctorale : STIC Responsable de la Formation : Pr. L. OMARI (lahcen.omari@usmba.ac.

CED-ST 2013-2014 Liste des Sujets de Recherche Formation Doctorale : STIC Responsable de la Formation : Pr. L. OMARI (lahcen.omari@usmba.ac. CED-ST 2013-2014 Liste des Sujets de Recherche Formation Doctorale : STIC Responsable de la Formation : Pr. L. OMARI (lahcen.omari@usmba.ac.ma) N.B. : Les étudiants qui ont déposé leurs demandes d'inscription

Plus en détail

Culture Techniques Réseau Présentation. INSA de Lyon Département Télécoms I. Augé-Blum A. Fraboulet S. Ubéda P. Guillaud

Culture Techniques Réseau Présentation. INSA de Lyon Département Télécoms I. Augé-Blum A. Fraboulet S. Ubéda P. Guillaud Culture Techniques Réseau Présentation INSA de Lyon Département Télécoms I. Augé-Blum A. Fraboulet S. Ubéda P. Guillaud Les buts de CTR Avoir une connaissance culturelle des sujets techniques des domaines

Plus en détail

Répartition de charge dynamique dans un système distribuée

Répartition de charge dynamique dans un système distribuée Rapport de TER Répartition de charge dynamique dans un système distribuée Tuteur : Stephane Mancini Benjamin Petit Grenoble INP - Ensimag Mai 2010 Table des matières 1 Introduction 4 1.1 Contexte pratique...................................

Plus en détail

Optimisation d une fonction de transmission d ordres

Optimisation d une fonction de transmission d ordres Optimisation d une fonction de transmission d ordres pour driver à très haute isolation galvanique. Application aux modules IGBT pour onduleurs multi-niveaux MMC (Multilevel Modular Converters). Sokchea

Plus en détail

Catherine Chochoy. Alain Maneville. I/T Specialist, IBM Information Management on System z, Software Group

Catherine Chochoy. Alain Maneville. I/T Specialist, IBM Information Management on System z, Software Group 1 Catherine Chochoy I/T Specialist, IBM Information Management on System z, Software Group Alain Maneville Executive I/T specialist, zchampion, IBM Systems and Technology Group 2 Le défi du Big Data (et

Plus en détail

Pour chaque projet est indiqué son titre, le ou les laboratoires participants ainsi que le coordinateur

Pour chaque projet est indiqué son titre, le ou les laboratoires participants ainsi que le coordinateur Pour chaque projet est indiqué son titre, le ou les laboratoires participants ainsi que le coordinateur ARROWS Structures de données avec pointeurs sûres : une approche déclarative de leur spécification

Plus en détail

Les ordinateurs : de 1946 à aujourd hui

Les ordinateurs : de 1946 à aujourd hui : Introduction Daniel Etiemble de@lri.fr Les ordinateurs : de 1946 à aujourd hui ENIAC (1946) 19000 tubes 30 tonnes surface de 72 m 2 consomme 140 kilowatts. Horloge : 0 KHz. 330 multiplications/s Mon

Plus en détail

Introduction aux systèmes temps réel. Iulian Ober IRIT ober@iut-blagnac.fr

Introduction aux systèmes temps réel. Iulian Ober IRIT ober@iut-blagnac.fr Introduction aux systèmes temps réel Iulian Ober IRIT ober@iut-blagnac.fr Définition Systèmes dont la correction ne dépend pas seulement des valeurs des résultats produits mais également des délais dans

Plus en détail

GPC Computer Science

GPC Computer Science CYCLE ISMIN P2015 GPC Computer Science P LALEVÉE lalevee@emse.fr @p_lalevee A3.01 0442616715 C YUGMA yugma@emse.fr A3.01 0442616715 01/09/2014 Présentation GPC CS - Ph. Lalevée - C Yugma 1 Scolarité Site

Plus en détail

Le programme d examens préparé par le Bureau canadien des conditions d admission en génie d Ingénieurs Canada englobe dix-sept disciplines du génie.

Le programme d examens préparé par le Bureau canadien des conditions d admission en génie d Ingénieurs Canada englobe dix-sept disciplines du génie. INTRODUCTION Le programme d examens préparé par le Bureau canadien des conditions d admission en génie d Ingénieurs Canada englobe dix-sept disciplines du génie. Le programme d examens de chaque spécialité

Plus en détail

Smart Energy ELVIRE LEBLANC. Elvire.Leblanc@cea.fr. SMART ENERGY Key drivers & LIST Strategy. Elvire.Leblanc@cea.fr

Smart Energy ELVIRE LEBLANC. Elvire.Leblanc@cea.fr. SMART ENERGY Key drivers & LIST Strategy. Elvire.Leblanc@cea.fr Direction de la Recherche Technologique 1 Smart Energy ELVIRE LEBLANC Direction de la Recherche Technologique Maitrise de l énergie : les enjeux sur le plan national Social sécurité, équilibre offre/demande

Plus en détail

Conception de SoPC pour applications multimédia

Conception de SoPC pour applications multimédia Conception de SoPC pour applications multimédia Auteurs : Michael Guarisco, Nicolas Marques, Eric Dabellani, Yves Berviller, Hassan Rabah, Serge Weber Laboratoire d Instrumentation Electronique de Nancy.

Plus en détail

Le Projet Scientifique et la Plate-forme ADREAM

Le Projet Scientifique et la Plate-forme ADREAM Le Projet Scientifique et la Plate-forme DREM Michel Diaz, runo Estibals, Jean rlat LS-CNRS Michel.Diaz@laas.fr Septembre2012 Comprendre, concevoir et maîtriser les systèmes complexes: aéronautiques, embarqués,

Plus en détail

Sanity Check. bgcolor mgcolor fgcolor

Sanity Check. bgcolor mgcolor fgcolor Sanity Check bgcolor mgcolor fgcolor 0 1 2 3 4 5 6 7 8 9 10 Compilation pour cibles hétérogènes: automatisation des analyses, transformations et décisions nécessaires, François Irigoin et Ronan Keryell

Plus en détail

AADL. un langage pour la modélisation et la génération d applications. Thomas Vergnaud, thomas.vergnaud@enst.fr

AADL. un langage pour la modélisation et la génération d applications. Thomas Vergnaud, thomas.vergnaud@enst.fr AADL un langage pour la modélisation et la génération d applications, thomas.vergnaud@enst.fr Les langages de description d architecture la conception des systèmes devient complexe difficulté de compréhension

Plus en détail

La Recherche du Point Optimum de Fonctionnement d un Générateur Photovoltaïque en Utilisant les Réseaux NEURO-FLOUS

La Recherche du Point Optimum de Fonctionnement d un Générateur Photovoltaïque en Utilisant les Réseaux NEURO-FLOUS Rev. Energ. Ren. : Chemss 2000 39-44 La Recherche du Point Optimum de Fonctionnement d un Générateur Photovoltaïque en Utilisant les Réseaux NEURO-FLOUS D.K. Mohamed, A. Midoun et F. Safia Département

Plus en détail

EMETTEUR ULB. Architectures & circuits. Ecole ULB GDRO ESISAR - Valence 23-27/10/2006. David MARCHALAND STMicroelectronics 26/10/2006

EMETTEUR ULB. Architectures & circuits. Ecole ULB GDRO ESISAR - Valence 23-27/10/2006. David MARCHALAND STMicroelectronics 26/10/2006 EMETTEUR ULB Architectures & circuits David MARCHALAND STMicroelectronics 26/10/2006 Ecole ULB GDRO ESISAR - Valence 23-27/10/2006 Introduction Emergence des applications de type LR-WPAN : Dispositif communicant

Plus en détail

Génération de code binaire pour application multimedia : une approche au vol

Génération de code binaire pour application multimedia : une approche au vol Génération de binaire pour application multimedia : une approche au vol http://hpbcg.org/ Henri-Pierre Charles Université de Versailles Saint-Quentin en Yvelines 3 Octobre 2009 Présentation Présentation

Plus en détail

Analog Power Lab. Votre partenaire en électronique

Analog Power Lab. Votre partenaire en électronique Analog Power Lab Votre partenaire en électronique 1 Services Services rendus dans notre laboratoire et / ou sur site. Validation électronique Développement électronique Développement logiciel Analyse thermique

Plus en détail

Ordonnancement sous contraintes de Qualité de Service dans les Clouds

Ordonnancement sous contraintes de Qualité de Service dans les Clouds Ordonnancement sous contraintes de Qualité de Service dans les Clouds GUÉROUT Tom DA COSTA Georges (SEPIA) MONTEIL Thierry (SARA) 14/9/215 1 Profil Profil Parcours : Laboratoires LAAS et IRIT à Toulouse

Plus en détail

Compilation d applications de traitement du signal sur accélérateurs matériels à haute efficacité énergétique

Compilation d applications de traitement du signal sur accélérateurs matériels à haute efficacité énergétique Contexte Travaux recherche Activités annexes Conclusion Compilation d applications traitement du signal sur accélérateurs matériels à haute efficacité énergétique Rapport d avancement 1 re année Pierre

Plus en détail

Organisation du parcours M2 IR Les unités d enseignements (UE) affichées dans la partie tronc commun sont toutes obligatoires, ainsi que le stage et

Organisation du parcours M2 IR Les unités d enseignements (UE) affichées dans la partie tronc commun sont toutes obligatoires, ainsi que le stage et Organisation du parcours M2 IR Les unités d enseignements (UE) affichées dans la partie tronc commun sont toutes obligatoires, ainsi que le stage et l'anglais. L'étudiant a le choix entre deux filières

Plus en détail

Mesurer la consommation électrique des serveurs dans les data-centers: besoins & challenges Code-Watchers!

Mesurer la consommation électrique des serveurs dans les data-centers: besoins & challenges Code-Watchers! Mesurer la consommation électrique des serveurs dans les data-centers: besoins & challenges Code-Watchers! Laurent Lefèvre Inria - laurent.lefevre @ inria.fr M. Diouri, J.-P. Gelas, O. Gluck, A.-C. Orgerie,

Plus en détail

Bienvenue sur Lab-Windows Il n'y a de vents favorables que pour ceux qui ont un cap

Bienvenue sur Lab-Windows Il n'y a de vents favorables que pour ceux qui ont un cap Page 1 of 7 Rechercher sur le Web Bienvenue sur Lab-Windows Il n'y a de vents favorables que pour ceux qui ont un cap Accueil Actualité Windows Vista Windows Server Active Directory TCP/IP Securité Qui

Plus en détail

RESEAUX INDUSTRIELS et SUPERVISION Cours du 25 janvier 2006 - ENSPS salle C301

RESEAUX INDUSTRIELS et SUPERVISION Cours du 25 janvier 2006 - ENSPS salle C301 RESEAUX INDUSTRIELS et SUPERVISION Cours du 25 janvier 2006 - ENSPS salle C301 Serge RULEWSKI Directeur de Région Division Automation & Drives SIEMENS France - Région EST Page 1 RESEAUX INDUSTRIELS et

Plus en détail

L Internet des Objets : Une opportunité à saisir pour la Suisse

L Internet des Objets : Une opportunité à saisir pour la Suisse IoT Capteurs Connectés Yverdon Nov 2014 L Internet des Objets : Une opportunité à saisir pour la Suisse Jean-Paul Bardyn, Vice-President, CTO Le Marché de l Internet des Choses Le Marché des Objets Connectés

Plus en détail

MAGILLEM: environnement de contrôle de flot pour la conception ESL (Electronic System Level)

MAGILLEM: environnement de contrôle de flot pour la conception ESL (Electronic System Level) MAGILLEM: environnement de contrôle de flot pour la conception ESL (Electronic System Level) Atelier «outils pour l IDM» Mardi 27 janvier 2009 ENSEEIHT - Toulouse Moving from traditional flow to ESL (Electronic

Plus en détail

THÈSE. présentée à TÉLÉCOM PARISTECH. pour obtenir le grade de. DOCTEUR de TÉLÉCOM PARISTECH. Mention Informatique et Réseaux. par.

THÈSE. présentée à TÉLÉCOM PARISTECH. pour obtenir le grade de. DOCTEUR de TÉLÉCOM PARISTECH. Mention Informatique et Réseaux. par. École Doctorale d Informatique, Télécommunications et Électronique de Paris THÈSE présentée à TÉLÉCOM PARISTECH pour obtenir le grade de DOCTEUR de TÉLÉCOM PARISTECH Mention Informatique et Réseaux par

Plus en détail

UC² : Le poste de travail du futur (disponible aujourd hui)

UC² : Le poste de travail du futur (disponible aujourd hui) UC² : Le poste de travail du futur (disponible aujourd hui) Vincent Perrin IT Specialist, Lotus SWG Jean-Jacques Chung IT Architect, IBM Integrated Communications Services Pierre Fleischmann Offering Manager,

Plus en détail

Conception et microprocesseurs

Conception et microprocesseurs Electronique embarquée Conception et microprocesseurs Richard Grisel Professeur des Universités Université de Rouen Conception et microprocesseurs Architectures et composants: Logiciel; Matériel. Test

Plus en détail

Architectures logicielles pour les systèmes embarqués temps réel

Architectures logicielles pour les systèmes embarqués temps réel ETR 07 4 septembre 2007 Architectures logicielles pour les systèmes embarqués temps réel Jean-Philippe Babau, Julien DeAntoni jean-philippe.babau@insa-lyon.fr 1/31 Plan Architectures logicielles pour les

Plus en détail

Hétérogénéité pour atteindre une consommation énergétique proportionnelle dans les clouds

Hétérogénéité pour atteindre une consommation énergétique proportionnelle dans les clouds Hétérogénéité pour atteindre une consommation énergétique proportionnelle dans les clouds Mardi Laurent Lefèvre LIP Inria/ENS Lyon Jean-Marc Pierson, Georges Da Costa, Patricia Stolf IRIT Toulouse Hétérogénéité

Plus en détail

Thales Services, des systèmes d information plus sûrs, plus intelligents www.thalesgroup.com

Thales Services, des systèmes d information plus sûrs, plus intelligents www.thalesgroup.com , des systèmes d information plus sûrs, plus intelligents www.thalesgroup.com Thales, leader mondial des hautes technologies Systèmes de transport, Espace, Avionique, Opérations aériennes, Défense terrestre,

Plus en détail

Techniques avancées de traitement numérique pour la réduction d interférences dans les réseaux de capteurs corporels

Techniques avancées de traitement numérique pour la réduction d interférences dans les réseaux de capteurs corporels Techniques avancées de traitement numérique pour la réduction d interférences dans les réseaux de capteurs corporels Sujet de thèse proposé par : Stéphanie SAHUGUEDE, MC 61, ESTE/C2S2/XLIM-UMR 7252 Anne

Plus en détail

Cisco Expo 2008 L innovation au service de vos ambitions Jeudi 13 mars 2008 Carrousel du Louvre - Paris

Cisco Expo 2008 L innovation au service de vos ambitions Jeudi 13 mars 2008 Carrousel du Louvre - Paris Cisco Expo 2008 L innovation au service de vos ambitions Jeudi 13 mars 2008 Carrousel du Louvre - Paris Les Infrastructures Orientées Services (SOI) Marc Frentzel Directeur technique Cisco France 1 Agenda

Plus en détail

Moteur DC: Comment faire varier sa vitesse?

Moteur DC: Comment faire varier sa vitesse? Moteur DC: Comment faire varier sa vitesse? Zone d'utilisation Moteur à excitation shunt Influence I e Petite perturbation : e.g. augmentation vitesse À partir de P : couple moteur P'' < couple résistant

Plus en détail

Nicolas Géraud CXO dasein interactions. Extraits de l intervention de

Nicolas Géraud CXO dasein interactions. Extraits de l intervention de Les technologies clés, horizon 2015 Une synthèse de trois rapports de prospective technologique, et une exploration de l imaginaire du public des entretiens de la cité. Extraits de l intervention de Nicolas

Plus en détail

Manuscrit reçu le 8 avril 2005

Manuscrit reçu le 8 avril 2005 Traitement temps réel des images en exploitant la reconfiguration dynamique : architecture et programmation Real-time image processing using dynamic reconfiguration paradigm: architecture and programming

Plus en détail

École Nationale d Ingénieurs de Sfax. Cycle de Formation doctorale dans la discipline Ingénierie des Systèmes Informatiques

École Nationale d Ingénieurs de Sfax. Cycle de Formation doctorale dans la discipline Ingénierie des Systèmes Informatiques École Nationale d Ingénieurs de Sfax Cycle de Formation doctorale dans la discipline Ingénierie des Systèmes Informatiques & Université de Cergy-Pontoise Ecole Doctorale Sciences et Ingénierie Spécialité:

Plus en détail

Semestre HPC. Violaine Louvet. Institut Camille Jordan - CNRS louvet@math.univ-lyon1.fr. Labex MILyon, Printemps 2016

Semestre HPC. Violaine Louvet. Institut Camille Jordan - CNRS louvet@math.univ-lyon1.fr. Labex MILyon, Printemps 2016 Semestre HPC Violaine Louvet Institut Camille Jordan - CNRS louvet@math.univ-lyon1.fr Labex MILyon, Printemps 2016 V. Louvet (ICJ) Semestre HPC Printemps 2016 1 / 9 Présentation du semestre Modélisation

Plus en détail

Contribution à la conception par la simulation en électronique de puissance : application à l onduleur basse tension

Contribution à la conception par la simulation en électronique de puissance : application à l onduleur basse tension Contribution à la conception par la simulation en électronique de puissance : application à l onduleur basse tension Cyril BUTTAY CEGELY VALEO 30 novembre 2004 Cyril BUTTAY Contribution à la conception

Plus en détail

Présentation de SILICOM

Présentation de SILICOM Présentation de SILICOM PRÉSENTATION GÉNÉRALE En quelques chiffres 31 ans d existence 200 Collaborateurs 8 M de capital Plus de 14 M de CA Plus de 15 clients grands comptes 3 établissements pour couvrir

Plus en détail

Modules du DUT Informatique proposés pour des DCCE en 2014/2015

Modules du DUT Informatique proposés pour des DCCE en 2014/2015 Modules du DUT Informatique proposés pour des DCCE en 2014/2015 Résumé de l offre : Parmi les 5500 heures d enseignement informatique dispensées au département informatique de l IUT (avec 2880 heures de

Plus en détail

MASTER INFORMATIQUE ET INGENIERIE DES SYSTEMES COMPLEXES PARCOURS SIGNAL ET TELECOMMUNICATIONS

MASTER INFORMATIQUE ET INGENIERIE DES SYSTEMES COMPLEXES PARCOURS SIGNAL ET TELECOMMUNICATIONS MASTER INFORMATIQUE ET INGENIERIE DES SYSTEMES COMPLEXES PARCOURS SIGNAL ET TELECOMMUNICATIONS Domaine ministériel : Sciences, Technologies, Santé Présentation Nature de la formation : Diplôme national

Plus en détail

Ordonnancement et Power Management

Ordonnancement et Power Management Action spécifique Low Power Ordonnancement et Power Management C.Belleudy Laboratoire I3S (UNSA/CNRS) N. Navet INRIA projet TRIO (LORIA) PLAN Définition du problème Les techniques de Power Management pour

Plus en détail

1 ère Partie Stratégie et Directions Stockage IBM

1 ère Partie Stratégie et Directions Stockage IBM Cédric ARAGON Directeur des Ventes de Stockage IBM France 1 ère Partie Stratégie et Directions Stockage IBM Agenda Les défis actuels posés par la croissance des volumes de données IBM: acteur majeur sur

Plus en détail

MEAD : temps réel et tolérance aux pannes pour CORBA

MEAD : temps réel et tolérance aux pannes pour CORBA MEAD : un intergiciel temps-réel et tolérant aux pannes pour CORBA Master 2 Informatique Recherche Université de Marne-la-Vallée Vendredi 3 mars 2006 Plan 1 Introduction 2 Solutions existantes 3 Concilier

Plus en détail

un nouvel œil pour l analyse de mouvement

un nouvel œil pour l analyse de mouvement un nouvel œil pour l analyse de mouvement L entreprise EyeNetics La S.A.R.L. EyeNetics a pour objectif de simplifier l utilisation des systèmes d analyse de mouvement. Dans cette optique nous avons conçu

Plus en détail

Adonya Sarl Organisme de Formation Professionnelle 75 Avenue Niel 75017 PARIS, France

Adonya Sarl Organisme de Formation Professionnelle 75 Avenue Niel 75017 PARIS, France Powered by TCPDF (www.tcpdf.org) WINDOWS 7 Windows 7 PLANIFIER LES DÉPLOIEMENTS ET ADMINISTRER LES ENVIRONNEMENTS MICROSOFT WINDOWS 7 Réf: MS10223 Durée : 5 jours (7 heures) OBJECTIFS DE LA FORMATION -

Plus en détail

CONTEC CO., LTD. Novembre 2010

CONTEC CO., LTD. Novembre 2010 La gamme CONTEC CONTEC CO., LTD. Novembre 2010 1 Agenda Introduction Data acquisition and control Data Communication Expansion chassis and accessory Distributed I/O and media converter Stainless steel

Plus en détail

OLAP. Data Mining Decision

OLAP. Data Mining Decision Machine Learning Information Systems Data Warehouses Web & Cloud Intelligence OLAP Knowledge Management Data Mining Decision ENTREPÔTS, REPRÉSENTATION & INGÉNIERIE des CONNAISSANCES Une recherche pluridisciplinaire...

Plus en détail

FORMATION FIBRE OPTIQUE

FORMATION FIBRE OPTIQUE Catalogue 2015 CIFODECOM Cité Technologique des communications - Route de Raoued Km 3.5-2088 Ariana7008 Paris Tel: 71856180 Fax : 71 857 803 cifodecom@cifodecom.com.tn FORMATION FIBRE OPTIQUE 2 FO01 Notions

Plus en détail

Potentiels de la technologie FPGA dans la conception des systèmes. Avantages des FPGAs pour la conception de systèmes optimisés

Potentiels de la technologie FPGA dans la conception des systèmes. Avantages des FPGAs pour la conception de systèmes optimisés Potentiels de la technologie FPGA dans la conception des systèmes Avantages des FPGAs pour la conception de systèmes optimisés Gérard FLORENCE Lotfi Guedria Agenda 1. Le CETIC en quelques mots 2. Générateur

Plus en détail

IPv6: from experimentation to services

IPv6: from experimentation to services IPv6: from experimentation to services - Dominique Delisle France Telecom R&D Le présent document contient des informations qui sont la propriété de France Télécom. L'acceptation de ce document par son

Plus en détail

WP2T23 «APPLICATION de de REFERENCE» Prototypage rapide d une application de traitement d images avec SynDEx EADS

WP2T23 «APPLICATION de de REFERENCE» Prototypage rapide d une application de traitement d images avec SynDEx EADS WP2T23 «APPLICATION de de REFERENCE» Prototypage rapide d une application de traitement d images avec SynDEx EADS Avec l appui de l INRIA www-rocq.inria.fr/syndex 1 PLAN I. Présentation du sujet II. Présentation

Plus en détail

CALCULS PARALLÈLES ET APPLICATIONS LA VISION PAR ORDINATEUR AU CEA LIST, QUELS CHOIX ARCHITECTURAUX?

CALCULS PARALLÈLES ET APPLICATIONS LA VISION PAR ORDINATEUR AU CEA LIST, QUELS CHOIX ARCHITECTURAUX? CALCULS PARALLÈLES ET APPLICATIONS LA VISION PAR ORDINATEUR AU CEA LIST, QUELS CHOIX ARCHITECTURAUX? LABORATOIRE DE VISION ET INGÉNIERIE DES CONTENUS (LVIC) Fusion multimedia : extraction multimodale d

Plus en détail