COLLOQUE NATIONAL GDR SOC-SIP PROGRAMME

Dimension: px
Commencer à balayer dès la page:

Download "COLLOQUE NATIONAL GDR SOC-SIP PROGRAMME"

Transcription

1 COLLOQUE NATIONAL DU GDR SOC-SIP ENSEA 6 Av du Ponceau CERGY Mercredi 9 Juin Vendredi 11 juin 2010 PROGRAMME Mercredi 9 Juin 10h30-11h30 : Session Ouverture 10h30-10h45 : Ouverture par M. Renovell & B. Granado 10h45-11h00 : Bienvenue par P. Pouvil Directeur de l ENSEA 11h00-11h30 : Organisation du Colloque par B. Granado 11h30-13h00 : Session Poster P1 : Logiciels Embarqués et Architectures Responsables : F. Pétrot et F. Wajsburt 1.1 Design of an efficient LDPC decoder for Bit-Interleaved Coded Modulation receivers M. Li, C.A Nour, C. Jégo, C. Douillard, Institut Télecom 1.2 Pattern Extraction for Digital Design C. Xiao, E. Casseau, IRISA-CAIRN 1.3 Hardware/Software Co-Design for the Integer Transform Algorithm Used in the H.264 Encoder K. Messaoudi, M. Touiza, Bourennane El-Bay, S. Toumi, A. Guessoum, LE2I / LERICA 1.4 Hardware Architecture for Embedded Chaotic Generators S. Sadoudi, C. Tanougast, M. S Azzaz, A. Dandache, Univ Metz - Ecole Militaire Polytec Algeria 1.5 A prototype of 3D Video Endoscopic Capsule: Performances and in-vitro/in-vivo experiments A. Kolar, O. Romain, J. Ayoub, B. Granado, CEA-LIST-UPMC Paris - ETIS Univ Cergy Pontoise 1.6 Routage adaptatif pour MPSoC résistant aux défaillances de noeud et de lien F. Chaix, D. Avresky, NE. Zergainoh, M. Nicolaidis, TIMA- IRIANC 1.7 A Bipartite Edge Coloring Approach for designing Parallel Interleaver architecture AH. Sani, P. Coussy, C. Chavet, E. Martin, Lab-STICC 1.8 A Multiple-Clock HLS Method for Low Power Design On FPGAs G. Lhairech-Lebreton, P. Coussy, E. Martin, Lab-STICC, UEB - UBS 1.9 DemASIP: Universal Demapper for Multiwireless Standards AR. Jafri, A. Baghdadi, M. Jézéquel, Telecom Bretagne 1.10 A programmable hosting structure on FPGA to combine customisation and flexibility C. Clienti, F. Lemonnier, Thales Research & Technology 1.11 Techniques de modélisation transactionnelle pour le dimensionnement des systèmes embarqués communicants A. Barreteau, S. Le Nours, O. Pasquier, JF. Diouris, Univ Nantes 1.12 Virtualisation des communications pour une plateforme reconfigurable dynamiquement et hétérogène A. khiar, B. Miramond, F. Verdier, ETIS

2 1.13 Using Mixed-Mode Cipher to Enhance Security in Secure Processors J. Da Rolt, G. Di Natale, ML. Flottes, B. Rouzeyre, LIRMM 1.14 Exploration of task migration techniques for distributed memory MultiProcessor Systems on Chips R. Busseuil, G. Marchesan Almeida, S. Varyani, G. Sassatelli, M. Robert, LIRMM 1.15 Cryptosystem on Chip based on synchronous switched chaos generators M. S. Azzaz, C. Tanougast, S. Sadoudi, A. Dandache, LSC, LICM 1.16 Implantation d'une solution neuronale sur FPGA S. Khatchadourian, Jc. Prévotet, L. Kessal, ETIS, INSA Rennes 1.17 HW/SW MPSoC architecture exploration for a robotic vision application T. Lefebvre, B. Miramond, F. Verdier, ETIS-ENSEA 1.18 Etude d algorithmes de reconstruction d images par ondelettes sur processeur embarqué S. Courroux, S. Guyetant, S. Chevobbe, M. Paindavoine, CEA LIST, LEAD 1.19 Contribution à la modélisation et au contrôle de l auto-reconfiguration dynamique et partielle S. Guillet, F. de Lamotte, G. Gogniat, Lab-STICC 1.20 Un Algorithme de Routage sans Blocage adapté aux réseaux 3D partiellement connectés F. Dubois, A. Sheibanyrad, F. Pétrot, TIMA Grenoble 1.21 Automatic and source-to-source code generation for vector hardware accelerators S. Guelton, F. Irigoin, R. Keryell, Télecom Bretagne, CRI, HPC Project 1.22 Design and validation methodology of FPGA-based motor drive for High-Temperature environment I. Bahri, E. Monmasson, F. Verdier, M.El-A Ben Khelifa, SATIE- ETIS 1.23 Exploration d une architecture NoC adaptable sur FPGA J. Tan, V. Fresse, F. Rousseau, Laboratoire Hubert Curien 1.24 Calibrating a predictive cache emulator for SoC Z. Larabi, Y. Mathieu, S. Mancini, L. Pierrefeu, Telecom ParisTech 1.25 Exploration of Virtualization Techniques for Achieving Adaptability in Heterogeneous MPSoCs S. Varyani, G. Marchesan Almeida, R. Busseuil, G. Sassatelli, P. Benoit, L. Torres, LIRMM 1.26 Gestion des Assertions Comportementales dans un Flot de Synthèse de Haut-Niveau A. Ribon, B. Le Gal, L. Bossuet, D. Dallet, IMS Université Bordeaux Side-Channel Attacks on Embedded Systems L. Barthe, P. Benoit, L. Torres, LIRMM 1.28 Securing External Shared Memory in Embedded Systems J. Crenne, R. Tessier, P. Cotret, G. Gogniat, J-P. Diguet, LabSTICC - UBS Lorient 13h00 14h30 : Repas 14h30-15h30 : Session Exposé E1 : Consommation et Energie Responsables : N. Julien et C. Belleudy 14h30 : "Conversion des Ressources Energétiques Ambiantes en Electricité" Bernard Multon ENS Cachan 15h00 : "Adaptation Automatique et Efficace en Energie des Protocoles aux Périphériques Matériels " Antoine Fraboulet INSA Lyon 15h30-17h00 : Session Poster P2 : 'Test & Tolérance', 'Technologies Emergentes' Responsables : P. Girard, R. Leveugle, J.O. Klein, C. Maneux TEST & TOLERANCE 2.1 RTL Analysis Based on Signal Reliability R. Dettenborn, TIMA 2.2 Optimizing memory BIST systems under sharing constraints L. Zaourar, Y. Kieffer, A. Wenzel, F. Grandvaux, G-SCOP, Grenoble INP 2.3 Diagnostic de fautes de circuits analogiques basé sur l apprentissage automatique K. Huang, H-G. Stratigopoulos, S. Mir, TIMA 2.4 Etude comparative des méthodes de détection d'erreur pour l Advanced Encryption Standard K. Bousselam, G. Di Natale, ML. Flottes, B. Rouzeyre, LIRMM 2.5 Robustesse des mémoires embarquées dans une architecture reconfigurable d un modulateur OFDM T. Bonnoit, N.-E. Zergainoh, M. Nicolaidis TIMA

3 2.6 Capteurs embarqués pour le test alternatif des circuits RF L. Abdallah, H. Startigopoulos, C. Kelma, S. Mir, TIMA- NXP Semiconductors 2.7 A Self-Checking HW Journal for a Fault Tolerant Processor Architecture M. Amin, C. Diou, F. Monteiro, A. Ramazani, A. Dandache, LICM 2.8 Analyse et modélisation des défauts résistifs affectant les mémoires Flash P.-D. Mauroux, A. Virazel, A. Bosio, L. Dilillo, P. Girard, S. Pravossoudovitch, B. Godard, G. Festes, L. Vachez, LIRMM- ATMEL 2.9 Test Relaxation and X-filling to Reduce Peak Power During At-Speed LOS Testing F.Wu, L.Dilillo, A.Bosio, P.Girard, S. Pravossoudovitch, A. Virazel, M. Tehranipoor, K. Miyase, X. Wen, N. Ahmed, LIRMM, Univ of Connecticut, Kyushu Institute of Technology, Texas Instruments 2.10 Evaluation des métriques de test pour des circuits analogiques/mixtes complexes M. Dubois, H. Stratigopoulos, S. Mir, TIMA 2.11 Tolérance aux fautes et rendement de fabrication D. A. Tran, A. Virazel, P. Girard, S. Pravossoudovitch, H-J Wunderlich, A. Bosio, L. Dilillo LIRMM, Universität Stuttgart 2.12 Designing slope insensitive C-elements F. Ouchet, K. Morin-Allory, L. Fesquet, TIMA TECHNOLOGIES EMERGENTES 2.13 A Compact Model for the Magnetic Tunnel Junction Switched by Thermally Assisted Spin Transfer Torque (STT+TAS) J. Duval, W. Zhao, J-O Klein, C. Chappert, IEF 2.14 Design of TAS-MRAM Prototype for NV Embedded Memory Applications S. Chaudhuri, W. Zhao, J-O Klein, C. Chappert, P. Mazoyer, IEF, STMicoelectronics 2.15 Toward nano-device image processing: a neuro-inspired learning approach M. Paindavoine, O. Brousse, C. Gamrat, LEAD, CEA LIST 2.16 Modèle compact de mémoire à un électron implémenté en langage verilog-a W. Xuan, M. Guilmain, A. Beaumont, F. Calmon, N. Baboux, A. Souifi, D. Drouin INSA 17h00-18h15 : Session Exposé E2 : Circuits Reconfigurables Responsables : B. Granado et G. Sassatelli 17h00: "Challenges and Visions in Reconfigurable Computing" M. Huebner Karlsruhe Institute of Technology Jeudi 10 Juin 09h30-10h30 : Session Exposé E3 : Circuits AMS & RF Responsables : Y. Deval et P. Desgreys 9h30: "IC Design Challenge in State of the Art CMOS : High variability and Low Power/Low Voltage" Pr. A. Vladimirescu, UC Berkeley (USA)-ISEP 10h30-12h00 : Session Poster P3 : Reconfigurable Responsables : B. Granado, G. Sassatelli 3.1 Off-line placement/scheduling of hardware tasks on reconfigurable devices B. Ikbel, F. Muller, M. Benjemaa, LEAT 3.2 Optimized images compression for FPGAs M. Jridi, A. Alfalou, ISEN-Brest 3.3 Reconfigurable Self-Organized Systems K. Cheng, C. Tanougast, C. Bobda, A. Dandache, Potsdam University, LICM 3.4 A Dynamically Reconfigurable Filtering Block in a Driver Assistance System N. Harb, S. Niar, M. Saghir, Univ Valenciennes, University at qatar 3.5 A Reconfigurable Architecture for Road Security Applications M. Darouich, S. Guyetant, D. Lavenier, CEA LIST, ENS Cachan

4 3.6 Contribution à la modélisation et au contrôle de l auto-reconfiguration dynamique et partielle S. Guillet, F. de Lamotte, G. Gogniat, Lab-STICC 3.7 Relecture de bitstream appliquée à la relocation de tâches matérielles dans les SoC reconfigurables F. De Melo, L. Gantel, R. Sachaux, ETIS Université Cergy Pontoise 3.8 Hardware Thread in Heterogeneous System-On-Chip L. Gantel, F. Lemonnier, C. Clienti, J. Le Rhun, M El A. Benkhelifa, Thales, ETIS - UCP 3.9 Adaptive Multiprocessor Systems-on-Chip C. Trabelsi, S. Meftali, J-L. Dekeyser, INRIA 3.10 Services For Dynamically Reconfigurable Systems F. Duhem, F. Muller, P. Lorenzini, LEAT 3.11 Reconfiguration dynamique d un analyseur syntaxique pour le transcodage et l adaptation vidéo E. Dabellani, N. Marques, H. Rabah, S. Weber, Y. Berviller, LIEN 3.12 A Variability Compensation Flow for FPGAs F. Bruguier, P. Benoit, L. Torres, LIRMM 3.13 Secure protocol implementation for remote bitstream update preventing replay attacks on FPGA F. Devic, L. Torres, B. Badrignan, LIRMM, NETHEOS 3.14 Méthodologie de Conception de Systèmes Matériels Reconf. à partir de la Synthèse de Haut Niveau A. Prost-Boucle, O. Muller, F. Rousseau, F. Pétrot, TIMA 3.15 Réalisation d un média de connexion intelligent pour OLLAF F. Ben Abdallah, S. Garcia, B. Granado, ETIS 3.16 Extension du profil MARTE avec les concepts de la reconfiguration dynamique S. Cherif, S. Meftali, J-L Dekeyser, INRIA 3.17 Détection d'erreurs de routage adaptée aux NoC reconfigurables et tolérants aux fautes C. Killian, C. Tanougast, F. Monteiro, A. Dandache, LICM- UPV de Metz 3.18 Flot ADL d'exploration et de prototypage d'architectures reconfigurables D. Picard, L. Lagadec, Lab-STICC, Univ de Brest 3.19 Placement des tâches matérielles sur OLLAF: une architecture reconf. dynamiquement à grain fin M. Djemal, S. Garcia, B. Granado, ETIS, ENSEA 3.20 Tree Structure for Online Real-time Scheduling on Partially Reconfigurable FPGAs G. Wassi, M-E-A. Benkhelifa, F. Verdier, G. Lawday, ETIS, ENSEA, Bucks New University 3.21 Secured communications within a multiprocessor architecture P. Cotret, J. Crenne, G. Gogniat, Lab-STICC 12h00-13h00 : Session Exposé E4 : Responsables : Systèmes Hétérogènes I. OConnor et P. Garda 12h00: "SystemC-AMS" Martin Barnasconi NXP Semiconductors 12h30: "Conception de Circuits pour la Stimulation Nerveuse" Stéphanie Robinet CEA-LETI 13h00-14h00 : Repas 14h30-15h30 : Session Exposé E5 : Technologies Emergentes Responsables : J.O. Klein et C. Maneux 14h30: "Frame-Free Event-Driven Vision Sensing and Processing" Bernabe Linares-Barranco CSIC-IMSE Sevilla 15h30-17h00 : Session Poster P4 : AMS et RF, Consommation et 'Systèmes Hétérogènes' Responsables : Y. Deval, P. Desgrey, N. Julien, C. Belleudy, I. OConnor, P. Garda AMS ET RF 4.1 LNA Automatic Synthesis and Characterization D. Haghighitalab, M. Vasilevski, H. Aboushady, LIP6

5 4.2 Jitter Performance of Continuous-Time Sigma Delta Modulators with Different Feedback DAC Shapes A. Ashry, H. Aboushady, LIP6-UPMC 4.3 High level modeling of Imager IC V. Viswanathan, D. Navarro, L. Labrak, I O'Connor, INL 4.4 A New Design Methodology for Very Low Voltage Low power CMOS Low Noise Amplifier A. Mabrouki, T. Taris, Y. Deval, J-B. Bégueret, IMS 4.5 WLAN/WiMAX RF Front-End Reliability Analysis P. M Ferreira, H. Petit, J-F Naviner, Institut Télecom Paris 4.6 Non-linear Calibration of Pipelined A/D Converters H. Adel, M. Dessouky, M-M. Louerat, H. Gicquel, H. Haddara, LIP6, Ain Shams University, STMicroelectronics 4.7 ELSID : un outil logiciel pour la modélisation et la caractérisation des réseaux d interconnexion des circuits VLSI JE. Lorival, N. Iassamen, M. Telescu, P. Cloastre, T. Le Gouguec, N. Tanguy, Lab-STICC 4.8 A Design Environment for Analog IPs Design Knowledge Capture and Migration F. Javid, R. Iskander, M-M Louerat, D. Dupuis, LIP6 4.9 Design and Modeling of 8-Bit Successive Approximation Analog to Digital Converter R. Khalil Ayad, M. Allam, R. Iskander, M-M. Louerat, LIP Simulation Electrothermique Directe de Circuits Intégrés, réalisée à partir d outils CAO standards JC. Krencker, JB. Kammerer, L. Hébrard, Y. Hervé, Institut d'electronique du Solide et des Systèmes 4.11 A Python-Based Analog Layout Generation Tool For Nanometer CMOS Technologies S. Youssef, D. Dupuis, R. Iskander, M-M Louerat, LIP Wide-Band Continuous-Time Sigma Delta Modulator With VCO Quantizer M. Allam, W. Gaber, H. Aboushady, M-M Louerat,, LIP The effects of BJT's parasitic emitter resistor on analog decoding N. Duchaux, C. Lahuec, F. Seguin, M. Arzel, M. Jézéquel, Telecoms Bretagne 4.14 Compact model for the Schottky barrier carbon nanotube field effect transistor S.Frégonèse, C. Maneux, T. Zimmer, H. Mnif, N. Masmoudi, M. Najari, Univ Bordeaux, LETI 4.15 Source and drain Schottky barrier implementation in Optically-Gated CNTFET compact modeling S-Y Liao, M. Najari, C. Maneux, S. Fregonese, T. Zimmer, Laboratoire IMS CONSOMMATION 4.16 Dynamic Voltage & Frequency Scaling for Multiprocessor Real Time Applications M.K. Bhatti, C. Belleudy, M. Auguin, LEAT 4.17 Structures de rectification bas niveau d énergie pour la récupération d énergie électromagnétique ambiante V. Marian, C. Vollaire, J. Verdier, Bruno Allard, Univ Lyon 4.18 Towards a Meteorology-Aware Energy Harvester for Wireless Sensor Networks N. Ferry, S. Ducloyer, N. Julien, D. Jutel, Lab-STICC, ERYMA Security Systems 4.19 An Efficient Battery Modeling Method for Embedded Applications N. Ferry, S. Ducloyer, N. Julien, M. Allian, F. Ménard, Lab-STICC, KANNAD 4.20 Nouvelle Approche pour l'estimation et le Controle d'energie d'un composant au niveau transactionnel O. Mbarek, A. Pegatoquet, M. Auguin, LEAT 4.21 Variation-Aware Multilevel Scheduling and Power Management for Multi-core System-on-Chip G. Bizot, N-E Zergainoh, M. Nicolaidis, TIMA 4.22 TurbASIP Power Consumption Analysis and Optimization P. Reddy, F. Clermidy, R. Alkhayat, A. Baghdadi, M. Jezequel, CEA-LETI and Telecom Bretagne 4.23 Relationship of Global versus Local Energy Optimizations in Wireless Sensor Networks Z-A Khan, C. Belleudy, M. Auguin, LEAT SYSTEMES HETEROGENES 4.24 Methods and Tools for 3D Heterogeneous Design F. Frantz, L. Labrak, I. O'Connor, Institut des Nanotechnologies de Lyon 4.25 Simulation Methodology for CMOS Photonic Heterogeneous System B. Wang, I. O'Connor, E. Drouard, INL 4.26 Architecture mixte analogique numérique pour senseur CMOS S. Chevobbe, S. Pajaniradja, L. Letellier, M. Paindavoine, A. Ngoua, H. Mathias, A. Dupret, J-M. Drevon, CEA LIST, IEF, LEAD

6 17h00-18h00 : Session Exposé E6 : Logiciel Embarqués et Architectures Responsables : F. Pétrot et F. Wajsburt 17h00: "Simulation de Systèmes Numériques" Alain Greiner LIP6 20h30- : DINER DE GALA Restaurant LE PROCOPE (Voir Plan) Vendredi 11 Juin 9h30-10h00 : '' CNRS-INSIS 10h00-11h00 : Session Exposé E7 : Test et Tolérance Responsables : P. Girard et R. Leveugle 10h30: "Hardware Dependability : Fault Tolerance to the Rescue?" Jean Arlat LAAS-CNRS 11h00: "Quel Test pour demain?" Paul-Henri Pugliesi-Conti, NXP Semiconductor 11h00-11h15 : Pause 11h15-12h00 : Session AG du GDR, Bilan et Clôture Responsables : M. Renovell et A. Greiner Fin

7 Venir Au Colloque ENSEA 6 Av du Ponceau CERGY Ecole Nationale Supérieure de l Electronique et de ses Applications RER A, station CERGY-PREFECTURE Pour venir à l'ensea par RER A Direction Cergy-le Haut, depuis gare de Lyon, Chatelet Les halles, Auber, Etoile, La Défense Arrêt à Cergy-Prefecture, puis trajet piétons Trajet piétons 10 mn Du RER : prendre les escalators, traverser le parvis, passer sous le batiment violet et vert (théâtre de l'agglomération), passer entre la piscine et la patinoire. Puis marcher sur les passerelles piétonnes, une première devant l'hôtel, dépasser le CIC, puis enjamber la 2ème passerelle. Tourner à gauche après l'immeuble, suivre le fléchage Accueil ENSEA. Par SNCF Depuis saint-lazare, direction Cergy-le haut. Par autoroute A15 Depuis Paris : sortie 9 Cergy-Préfecture, Pontoise Centre Depuis Rouen : sortie 10 Cergy-Pontoise - Pontoise Les Louvrais -Osny l'oseraie-centre hospitalier

8 Plan d accès Restaurant Le Procope Le Procope 13 rue de l'ancienne Comédie Paris Tél. : Le plus vieux café de Paris... Fondé en 1686 par Francesco Procopio dei Coltelli, des figures emblématiques comme Voltaire, Danton, Robespierre, Marat ou Benjamin Franklin côtoyaient ce lieu prestigieux.

Thème 3 Conception et vérification d architectures de systèmes sur puce

Thème 3 Conception et vérification d architectures de systèmes sur puce Thème 3 Conception et vérification d architectures de systèmes sur puce Conception et simulation Frédéric Pétrot Vérification Laurence Pierre Conception et vérification d architectures de systèmes sur

Plus en détail

Comité d Organisation

Comité d Organisation Comité d Organisation Patrick GARDA, Président Franck WAJSBURT, Responsable logistique Marie-Minerve LOUËRAT, Bureau Accueil INL Ian O CONNOR LIP6 Syed Hussein ALWI Adrien BLANCHARDON Celine BRUNEL Frédéric

Plus en détail

Master (filière Réseau) Parcours Recherche: Systèmes Informatiques et Réseaux (RTS)

Master (filière Réseau) Parcours Recherche: Systèmes Informatiques et Réseaux (RTS) Master (filière Réseau) Parcours Recherche: Systèmes Informatiques et Réseaux (RTS) Responsables: Tanguy Risset & Marine Minier Tanguy.Risset@insa-lyon.fr Marine.minier@insa-lyon.fr http://master-info.univ-lyon1.fr/m2rts/

Plus en détail

Méthodologie de conception pour la virtualisation et le déploiement d applications parallèles sur plateforme reconfigurable matériellement

Méthodologie de conception pour la virtualisation et le déploiement d applications parallèles sur plateforme reconfigurable matériellement Méthodologie de conception pour la virtualisation et le déploiement d applications parallèles sur plateforme reconfigurable matériellement Soutenance de thèse du 24 octobre 2012 Clément Foucher En présence

Plus en détail

Equilibrage de charge (Load

Equilibrage de charge (Load Equilibrage de charge (Load balancing) dans les MPSoCs Présenté Le : 02 Décembre 2013 Par : A. AROUI Encadreur : A.E. BENYAMINA 01/12/2013 1 Problématique Comportement dynamique des applications et la

Plus en détail

Architecture Reconfigurable Hétérogène à Gestion Hiérarchique Distribuée pour la Reconfiguration et la Prise de Décision

Architecture Reconfigurable Hétérogène à Gestion Hiérarchique Distribuée pour la Reconfiguration et la Prise de Décision INSTITUT D ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES Architecture Reconfigurable Hétérogène à Gestion Hiérarchique Distribuée pour la Reconfiguration et la Prise de Décision dans les systèmes de

Plus en détail

Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable

Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable Pierre Olivier*, Jalil Boukhobza*, Jean-Philippe Babau +, Damien Picard +, Stéphane Rubini + *Lab-STICC, + LISyC, Université

Plus en détail

Les systèmes embarqués Introduction. Richard Grisel Professeur des Universités Université de Rouen Nacer Abouchi Professeur ESCPE Lyon

Les systèmes embarqués Introduction. Richard Grisel Professeur des Universités Université de Rouen Nacer Abouchi Professeur ESCPE Lyon Les systèmes embarqués Introduction Richard Grisel Professeur des Universités Université de Rouen Nacer Abouchi Professeur ESCPE Lyon Introduction aux systèmes embarqués Définition. Caractéristiques d

Plus en détail

Conception et Intégration de Systèmes Critiques

Conception et Intégration de Systèmes Critiques Conception et Intégration de Systèmes Critiques 15 12 18 Non 50 et S initier aux méthodes le développement de projet (plan de développement, intégration, gestion de configuration, agilité) Criticité temporelle

Plus en détail

T. Gasc 1,2,3, F. De Vuyst 1, R. Motte 3, M. Peybernes 4, R. Poncet 5

T. Gasc 1,2,3, F. De Vuyst 1, R. Motte 3, M. Peybernes 4, R. Poncet 5 Modélisation de la performance et optimisation d un algorithme hydrodynamique de type Lagrange-Projection sur processeurs multi-cœurs T. Gasc 1,2,3, F. De Vuyst 1, R. Motte 3, M. Peybernes 4, R. Poncet

Plus en détail

Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE

Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE 1. Rappel de ce qu est un SE 2. Conception au niveau système (ESL) Méthodologie de conception (codesign logiciel/matériel)

Plus en détail

Notice biographique Repères biographiques communs

Notice biographique Repères biographiques communs Nom : ANDREU Corps : Maître de conférences Equipe de recherche Notice biographique Repères biographiques communs Prénom : DAVID Grade : MCF - HDR Section : 61 Equipe DEMAR INRIA - LIRMM (UM2/CNRS) Equipe

Plus en détail

Modélisation de la Reconfiguration Dynamique appliquée à un décodeur LDPC Non Binaire

Modélisation de la Reconfiguration Dynamique appliquée à un décodeur LDPC Non Binaire Modélisation de la Reconfiguration Dynamique appliquée à un décodeur LDPC Non Binaire LAURA CONDE-CANENCIA 1, JEAN-CHRISTOPHE.PREVOTET 2, YASET OLIVA 2, YVAN EUSTACHE 1 1 Université Européenne de Bretagne

Plus en détail

Les lières. MSc in Electronics and Information Technology Engineering. Ingénieur civil. en informatique. MSc in Architectural Engineering

Les lières. MSc in Electronics and Information Technology Engineering. Ingénieur civil. en informatique. MSc in Architectural Engineering Ingénieur civil Ingénieur civil Les lières MSc in Electronics and Information Technology Engineering MSc in Architectural Engineering MSc in Civil Engineering MSc in Electromechanical Engineering MSc

Plus en détail

Grenoble Institute of Technology Esisar department. Speaker : Laurent.Lefevre@grenoble-inp.fr

Grenoble Institute of Technology Esisar department. Speaker : Laurent.Lefevre@grenoble-inp.fr Grenoble Institute of Technology Esisar department Speaker : Laurent.Lefevre@grenoble-inp.fr Grenoble INP 6 Departments organized along the European standard «Bachelor, Master, Doctorate» Ense3 Energy,

Plus en détail

Présentation de la plateforme Conception de circuits intégrés

Présentation de la plateforme Conception de circuits intégrés Présentation de la plateforme Conception de circuits intégrés Responsable Support Test & Mesure Sylvain Bourdel, Maître de Conférences, HDR, Université Aix-Marseille 3 Hervé Barthélemy, Professeur, Université

Plus en détail

Modélisation des interfaces matériel/logiciel

Modélisation des interfaces matériel/logiciel Modélisation des interfaces matériel/logiciel Présenté par Frédéric Pétrot Patrice Gerin Alexandre Chureau Hao Shen Aimen Bouchhima Ahmed Jerraya 1/28 TIMA Laboratory SLS Group 46 Avenue Félix VIALLET

Plus en détail

RIF@PARIS-SACLAY. Pascale Betinelli CEA LIST. Demi-journée d'information ECHORD++ 20 avril 2015 - M.E.N.E.S.R

RIF@PARIS-SACLAY. Pascale Betinelli CEA LIST. Demi-journée d'information ECHORD++ 20 avril 2015 - M.E.N.E.S.R European Clearing House for Open Robotics Development Plus Plus RIF@PARIS-SACLAY Pascale Betinelli CEA LIST Demi-journée d'information ECHORD++ 20 avril 2015 - M.E.N.E.S.R 1 Experiments Robotics Innovation

Plus en détail

NIMBUS TRAINING. Administration de Citrix NetScaler 10. Déscription : Objectifs. Publics. Durée. Pré-requis. Programme de cette formation

NIMBUS TRAINING. Administration de Citrix NetScaler 10. Déscription : Objectifs. Publics. Durée. Pré-requis. Programme de cette formation Administration de Citrix NetScaler 10 Déscription : Cette formation aux concepts de base et avancés sur NetScaler 10 permet la mise en oeuvre, la configuration, la sécurisation, le contrôle, l optimisation

Plus en détail

Glossaire technique Veditec

Glossaire technique Veditec Glossaire technique Veditec 3D/2D DNR (digital noise réduction) La technologie DNR est un système de réduction numérique de bruit ayant pour but de réduire le bruit sur l image. Elle permet d obtenir des

Plus en détail

Ordonnancement sous contraintes de Qualité de Service dans les Clouds

Ordonnancement sous contraintes de Qualité de Service dans les Clouds Ordonnancement sous contraintes de Qualité de Service dans les Clouds GUÉROUT Tom DA COSTA Georges (SEPIA) MONTEIL Thierry (SARA) 05/12/2014 1 Contexte CLOUD COMPUTING Contexte : Environnement de Cloud

Plus en détail

Catherine Chochoy. Alain Maneville. I/T Specialist, IBM Information Management on System z, Software Group

Catherine Chochoy. Alain Maneville. I/T Specialist, IBM Information Management on System z, Software Group 1 Catherine Chochoy I/T Specialist, IBM Information Management on System z, Software Group Alain Maneville Executive I/T specialist, zchampion, IBM Systems and Technology Group 2 Le défi du Big Data (et

Plus en détail

Pour chaque projet est indiqué son titre, le ou les laboratoires participants ainsi que le coordinateur

Pour chaque projet est indiqué son titre, le ou les laboratoires participants ainsi que le coordinateur Pour chaque projet est indiqué son titre, le ou les laboratoires participants ainsi que le coordinateur ARROWS Structures de données avec pointeurs sûres : une approche déclarative de leur spécification

Plus en détail

CAP CAMION A ASSISTANCE PNEUMATIQUE

CAP CAMION A ASSISTANCE PNEUMATIQUE Séminaire mi parcours Stock-e 2010 CAP CAMION A ASSISTANCE PNEUMATIQUE Iyad Balloul Renault Trucks - iyad.balloul@volvo.com Eric Bideaux INSA Lyon - eric.bideaux@insa-lyon.fr Marc Michard LMFA - Marc.Michard@ec-lyon.fr

Plus en détail

GPC Computer Science

GPC Computer Science CYCLE ISMIN P2015 GPC Computer Science P LALEVÉE lalevee@emse.fr @p_lalevee A3.01 0442616715 C YUGMA yugma@emse.fr A3.01 0442616715 01/09/2014 Présentation GPC CS - Ph. Lalevée - C Yugma 1 Scolarité Site

Plus en détail

Thales Services, des systèmes d information plus sûrs, plus intelligents www.thalesgroup.com

Thales Services, des systèmes d information plus sûrs, plus intelligents www.thalesgroup.com , des systèmes d information plus sûrs, plus intelligents www.thalesgroup.com Thales, leader mondial des hautes technologies Systèmes de transport, Espace, Avionique, Opérations aériennes, Défense terrestre,

Plus en détail

Sanity Check. bgcolor mgcolor fgcolor

Sanity Check. bgcolor mgcolor fgcolor Sanity Check bgcolor mgcolor fgcolor 0 1 2 3 4 5 6 7 8 9 10 Compilation pour cibles hétérogènes: automatisation des analyses, transformations et décisions nécessaires, François Irigoin et Ronan Keryell

Plus en détail

Techniques avancées de traitement numérique pour la réduction d interférences dans les réseaux de capteurs corporels

Techniques avancées de traitement numérique pour la réduction d interférences dans les réseaux de capteurs corporels Techniques avancées de traitement numérique pour la réduction d interférences dans les réseaux de capteurs corporels Sujet de thèse proposé par : Stéphanie SAHUGUEDE, MC 61, ESTE/C2S2/XLIM-UMR 7252 Anne

Plus en détail

Introduction aux systèmes temps réel. Iulian Ober IRIT ober@iut-blagnac.fr

Introduction aux systèmes temps réel. Iulian Ober IRIT ober@iut-blagnac.fr Introduction aux systèmes temps réel Iulian Ober IRIT ober@iut-blagnac.fr Définition Systèmes dont la correction ne dépend pas seulement des valeurs des résultats produits mais également des délais dans

Plus en détail

Organisation du parcours M2 IR Les unités d enseignements (UE) affichées dans la partie tronc commun sont toutes obligatoires, ainsi que le stage et

Organisation du parcours M2 IR Les unités d enseignements (UE) affichées dans la partie tronc commun sont toutes obligatoires, ainsi que le stage et Organisation du parcours M2 IR Les unités d enseignements (UE) affichées dans la partie tronc commun sont toutes obligatoires, ainsi que le stage et l'anglais. L'étudiant a le choix entre deux filières

Plus en détail

EMETTEUR ULB. Architectures & circuits. Ecole ULB GDRO ESISAR - Valence 23-27/10/2006. David MARCHALAND STMicroelectronics 26/10/2006

EMETTEUR ULB. Architectures & circuits. Ecole ULB GDRO ESISAR - Valence 23-27/10/2006. David MARCHALAND STMicroelectronics 26/10/2006 EMETTEUR ULB Architectures & circuits David MARCHALAND STMicroelectronics 26/10/2006 Ecole ULB GDRO ESISAR - Valence 23-27/10/2006 Introduction Emergence des applications de type LR-WPAN : Dispositif communicant

Plus en détail

Mesurer la consommation électrique des serveurs dans les data-centers: besoins & challenges Code-Watchers!

Mesurer la consommation électrique des serveurs dans les data-centers: besoins & challenges Code-Watchers! Mesurer la consommation électrique des serveurs dans les data-centers: besoins & challenges Code-Watchers! Laurent Lefèvre Inria - laurent.lefevre @ inria.fr M. Diouri, J.-P. Gelas, O. Gluck, A.-C. Orgerie,

Plus en détail

Génération de code binaire pour application multimedia : une approche au vol

Génération de code binaire pour application multimedia : une approche au vol Génération de binaire pour application multimedia : une approche au vol http://hpbcg.org/ Henri-Pierre Charles Université de Versailles Saint-Quentin en Yvelines 3 Octobre 2009 Présentation Présentation

Plus en détail

La Recherche du Point Optimum de Fonctionnement d un Générateur Photovoltaïque en Utilisant les Réseaux NEURO-FLOUS

La Recherche du Point Optimum de Fonctionnement d un Générateur Photovoltaïque en Utilisant les Réseaux NEURO-FLOUS Rev. Energ. Ren. : Chemss 2000 39-44 La Recherche du Point Optimum de Fonctionnement d un Générateur Photovoltaïque en Utilisant les Réseaux NEURO-FLOUS D.K. Mohamed, A. Midoun et F. Safia Département

Plus en détail

Potentiels de la technologie FPGA dans la conception des systèmes. Avantages des FPGAs pour la conception de systèmes optimisés

Potentiels de la technologie FPGA dans la conception des systèmes. Avantages des FPGAs pour la conception de systèmes optimisés Potentiels de la technologie FPGA dans la conception des systèmes Avantages des FPGAs pour la conception de systèmes optimisés Gérard FLORENCE Lotfi Guedria Agenda 1. Le CETIC en quelques mots 2. Générateur

Plus en détail

UC² : Le poste de travail du futur (disponible aujourd hui)

UC² : Le poste de travail du futur (disponible aujourd hui) UC² : Le poste de travail du futur (disponible aujourd hui) Vincent Perrin IT Specialist, Lotus SWG Jean-Jacques Chung IT Architect, IBM Integrated Communications Services Pierre Fleischmann Offering Manager,

Plus en détail

THÈSE. présentée à TÉLÉCOM PARISTECH. pour obtenir le grade de. DOCTEUR de TÉLÉCOM PARISTECH. Mention Informatique et Réseaux. par.

THÈSE. présentée à TÉLÉCOM PARISTECH. pour obtenir le grade de. DOCTEUR de TÉLÉCOM PARISTECH. Mention Informatique et Réseaux. par. École Doctorale d Informatique, Télécommunications et Électronique de Paris THÈSE présentée à TÉLÉCOM PARISTECH pour obtenir le grade de DOCTEUR de TÉLÉCOM PARISTECH Mention Informatique et Réseaux par

Plus en détail

Smart Energy ELVIRE LEBLANC. Elvire.Leblanc@cea.fr. SMART ENERGY Key drivers & LIST Strategy. Elvire.Leblanc@cea.fr

Smart Energy ELVIRE LEBLANC. Elvire.Leblanc@cea.fr. SMART ENERGY Key drivers & LIST Strategy. Elvire.Leblanc@cea.fr Direction de la Recherche Technologique 1 Smart Energy ELVIRE LEBLANC Direction de la Recherche Technologique Maitrise de l énergie : les enjeux sur le plan national Social sécurité, équilibre offre/demande

Plus en détail

Moteur DC: Comment faire varier sa vitesse?

Moteur DC: Comment faire varier sa vitesse? Moteur DC: Comment faire varier sa vitesse? Zone d'utilisation Moteur à excitation shunt Influence I e Petite perturbation : e.g. augmentation vitesse À partir de P : couple moteur P'' < couple résistant

Plus en détail

Conférence «Managers Responsables IAE 18 juin 2010

Conférence «Managers Responsables IAE 18 juin 2010 Conférence «Managers Responsables IAE 18 juin 2010 L innovation au service de la performance J. Pierre GILLET Le spécialiste mondial de la gestion de l énergie Gestion de l énergie Production et transport

Plus en détail

Hétérogénéité pour atteindre une consommation énergétique proportionnelle dans les clouds

Hétérogénéité pour atteindre une consommation énergétique proportionnelle dans les clouds Hétérogénéité pour atteindre une consommation énergétique proportionnelle dans les clouds Mardi Laurent Lefèvre LIP Inria/ENS Lyon Jean-Marc Pierson, Georges Da Costa, Patricia Stolf IRIT Toulouse Hétérogénéité

Plus en détail

Contribution à la conception par la simulation en électronique de puissance : application à l onduleur basse tension

Contribution à la conception par la simulation en électronique de puissance : application à l onduleur basse tension Contribution à la conception par la simulation en électronique de puissance : application à l onduleur basse tension Cyril BUTTAY CEGELY VALEO 30 novembre 2004 Cyril BUTTAY Contribution à la conception

Plus en détail

Semestre HPC. Violaine Louvet. Institut Camille Jordan - CNRS louvet@math.univ-lyon1.fr. Labex MILyon, Printemps 2016

Semestre HPC. Violaine Louvet. Institut Camille Jordan - CNRS louvet@math.univ-lyon1.fr. Labex MILyon, Printemps 2016 Semestre HPC Violaine Louvet Institut Camille Jordan - CNRS louvet@math.univ-lyon1.fr Labex MILyon, Printemps 2016 V. Louvet (ICJ) Semestre HPC Printemps 2016 1 / 9 Présentation du semestre Modélisation

Plus en détail

1 ère Partie Stratégie et Directions Stockage IBM

1 ère Partie Stratégie et Directions Stockage IBM Cédric ARAGON Directeur des Ventes de Stockage IBM France 1 ère Partie Stratégie et Directions Stockage IBM Agenda Les défis actuels posés par la croissance des volumes de données IBM: acteur majeur sur

Plus en détail

Les solutions National Instruments pour le Model In-The-Loop (MIL) et le prototypage rapide (RCP)

Les solutions National Instruments pour le Model In-The-Loop (MIL) et le prototypage rapide (RCP) Les solutions National Instruments pour le Model In-The-Loop (MIL) et le prototypage rapide (RCP) Karine Rouelle Business Development Manager Real-Time Testing Au programme Mise en œuvre du Model-In-the-Loop

Plus en détail

Ordonnancement et Power Management

Ordonnancement et Power Management Action spécifique Low Power Ordonnancement et Power Management C.Belleudy Laboratoire I3S (UNSA/CNRS) N. Navet INRIA projet TRIO (LORIA) PLAN Définition du problème Les techniques de Power Management pour

Plus en détail

un nouvel œil pour l analyse de mouvement

un nouvel œil pour l analyse de mouvement un nouvel œil pour l analyse de mouvement L entreprise EyeNetics La S.A.R.L. EyeNetics a pour objectif de simplifier l utilisation des systèmes d analyse de mouvement. Dans cette optique nous avons conçu

Plus en détail

Bienvenue sur Lab-Windows Il n'y a de vents favorables que pour ceux qui ont un cap

Bienvenue sur Lab-Windows Il n'y a de vents favorables que pour ceux qui ont un cap Page 1 of 7 Rechercher sur le Web Bienvenue sur Lab-Windows Il n'y a de vents favorables que pour ceux qui ont un cap Accueil Actualité Windows Vista Windows Server Active Directory TCP/IP Securité Qui

Plus en détail

MEAD : temps réel et tolérance aux pannes pour CORBA

MEAD : temps réel et tolérance aux pannes pour CORBA MEAD : un intergiciel temps-réel et tolérant aux pannes pour CORBA Master 2 Informatique Recherche Université de Marne-la-Vallée Vendredi 3 mars 2006 Plan 1 Introduction 2 Solutions existantes 3 Concilier

Plus en détail

Adonya Sarl Organisme de Formation Professionnelle 75 Avenue Niel 75017 PARIS, France

Adonya Sarl Organisme de Formation Professionnelle 75 Avenue Niel 75017 PARIS, France Powered by TCPDF (www.tcpdf.org) WINDOWS 7 Windows 7 PLANIFIER LES DÉPLOIEMENTS ET ADMINISTRER LES ENVIRONNEMENTS MICROSOFT WINDOWS 7 Réf: MS10223 Durée : 5 jours (7 heures) OBJECTIFS DE LA FORMATION -

Plus en détail

Eco-Radio Intelligente / Cognitive Green radio

Eco-Radio Intelligente / Cognitive Green radio Eco-Radio Intelligente / Cognitive Green radio Christophe MOY, Jacques PALICOT Centrale Supélec Campus de Rennes IETR UMR CNRS 6164 Journée GdR ISIS «Eco-Radio» 06/05/2015 INSTITUT d ELECTRONIQUE et de

Plus en détail

IPv6: from experimentation to services

IPv6: from experimentation to services IPv6: from experimentation to services - Dominique Delisle France Telecom R&D Le présent document contient des informations qui sont la propriété de France Télécom. L'acceptation de ce document par son

Plus en détail

Analyse et perspectives de l Internet des Objets. Conférence ANALYSE ET PERSPECTIVES DE L INTERNET DES OBJETS

Analyse et perspectives de l Internet des Objets. Conférence ANALYSE ET PERSPECTIVES DE L INTERNET DES OBJETS Conférence ANALYSE ET PERSPECTIVES DE L INTERNET DES OBJETS Objectif Evolution ou révolution, l'internet des objets (IdO) est avant tout composé de nombreux éléments complémentaires ayant chacun leurs

Plus en détail

Master of Science in Engineering www.hes-so.ch/mse

Master of Science in Engineering www.hes-so.ch/mse Présentation du MSE Fouad.Rahali@heig-vd.ch Master of Science in Engineering www.hes-so.ch/mse 1 Bachelors et Masters HES professionnalisant + de responsabilités Master HES-SO Bachelor HES-SO Compétences

Plus en détail

Introduction de la journée

Introduction de la journée Introduction de la journée David Cohen Université Pierre et Marie Curie, APHP, GH Pitié Salpêtrière, Paris, France Service de Psychiatrie de l Enfant et de l Adolescent Institut des Systèmes Intelligents

Plus en détail

Contrôle Non Destructif : Implantation d'algorithmes sur GPU et multi-coeurs. Gilles Rougeron CEA/LIST Département Imagerie Simulation et Contrôle

Contrôle Non Destructif : Implantation d'algorithmes sur GPU et multi-coeurs. Gilles Rougeron CEA/LIST Département Imagerie Simulation et Contrôle Contrôle Non Destructif : Implantation d'algorithmes sur GPU et multi-coeurs Gilles Rougeron CEA/LIST Département Imagerie Simulation et Contrôle 1 CEA R & D for Nuclear Energy 5 000 people Nuclear systems

Plus en détail

Témoignage sur le partenariat industriel international Anis Jabloun

Témoignage sur le partenariat industriel international Anis Jabloun Témoignage sur le partenariat industriel international Anis Jabloun Directeur Général anis.jabloun@ebsys-tech.com Séminaire de l ANPR sur l évaluation de la recherche et Web of Knowledge, Tunis le 9 décembre

Plus en détail

Présentation de la majeure ISN. ESILV - 18 avril 2013

Présentation de la majeure ISN. ESILV - 18 avril 2013 Présentation de la majeure ISN ESILV - 18 avril 2013 La Grande Carte des Métiers et des Emplois Sociétés de service Entreprises Administrations Grand- Public Sciences Utiliser Aider à utiliser Vendre APPLICATIONS:

Plus en détail

Nicolas Géraud CXO dasein interactions. Extraits de l intervention de

Nicolas Géraud CXO dasein interactions. Extraits de l intervention de Les technologies clés, horizon 2015 Une synthèse de trois rapports de prospective technologique, et une exploration de l imaginaire du public des entretiens de la cité. Extraits de l intervention de Nicolas

Plus en détail

École Nationale d Ingénieurs de Sfax. Cycle de Formation doctorale dans la discipline Ingénierie des Systèmes Informatiques

École Nationale d Ingénieurs de Sfax. Cycle de Formation doctorale dans la discipline Ingénierie des Systèmes Informatiques École Nationale d Ingénieurs de Sfax Cycle de Formation doctorale dans la discipline Ingénierie des Systèmes Informatiques & Université de Cergy-Pontoise Ecole Doctorale Sciences et Ingénierie Spécialité:

Plus en détail

Robot WIFIBOT Lab V3. 4 roues motrices

Robot WIFIBOT Lab V3. 4 roues motrices 4 roues motrices Lab V3 Robot WIFIBOT Lab V3 Architecture modulaire et ouverte Contrôlable en RS232 ou en Wifi PC x86 embarqué avec une image Xpe ou Linux Ubuntu Le Wifibot Lab est une plate forme robotique

Plus en détail

Master4Light. Caractérisation Optique et Electrique des Sources Lumineuses. Equipement 2-en-1 : source de courant et spectrophotomètre

Master4Light. Caractérisation Optique et Electrique des Sources Lumineuses. Equipement 2-en-1 : source de courant et spectrophotomètre DSF-M4L-Rev2.0-04/12 Master4Light Equipement 2-en-1 : source de courant et spectrophotomètre Interface graphique logicielle, connexion USB Configuration personnalisable : laboratoire et in-situ http://www.majantys.com

Plus en détail

Modules du DUT Informatique proposés pour des DCCE en 2014/2015

Modules du DUT Informatique proposés pour des DCCE en 2014/2015 Modules du DUT Informatique proposés pour des DCCE en 2014/2015 Résumé de l offre : Parmi les 5500 heures d enseignement informatique dispensées au département informatique de l IUT (avec 2880 heures de

Plus en détail

Robot WIFIBOT Lab V4. Lab V4. www.wifibot.com

Robot WIFIBOT Lab V4. Lab V4. www.wifibot.com Lab V4 Robot WIFIBOT Lab V4 4 roues motrices avec 4 PID indépendants et motorisation sans balais Architecture modulaire et ouverte Contrôlable en RS232 ou en Wifi PC x86 embarqué avec une image Win7 ou

Plus en détail

CONTEC CO., LTD. Novembre 2010

CONTEC CO., LTD. Novembre 2010 La gamme CONTEC CONTEC CO., LTD. Novembre 2010 1 Agenda Introduction Data acquisition and control Data Communication Expansion chassis and accessory Distributed I/O and media converter Stainless steel

Plus en détail

FORMATION FIBRE OPTIQUE

FORMATION FIBRE OPTIQUE Catalogue 2015 CIFODECOM Cité Technologique des communications - Route de Raoued Km 3.5-2088 Ariana7008 Paris Tel: 71856180 Fax : 71 857 803 cifodecom@cifodecom.com.tn FORMATION FIBRE OPTIQUE 2 FO01 Notions

Plus en détail

Stratégie DataCenters Société Générale Enjeux, objectifs et rôle d un partenaire comme Data4

Stratégie DataCenters Société Générale Enjeux, objectifs et rôle d un partenaire comme Data4 Stratégie DataCenters Société Générale Enjeux, objectifs et rôle d un partenaire comme Data4 Stéphane MARCHINI Responsable Global des services DataCenters Espace Grande Arche Paris La Défense SG figures

Plus en détail

Evaluation, Certification Axes de R&D en protection

Evaluation, Certification Axes de R&D en protection 2009 Evaluation, Certification Axes de R&D en protection Dr CEA/LETI Alain.merle@cea.fr 1 Evaluation, Certification, Axes de R&D en protection Evaluation / Certification Le Schéma Français de Certification

Plus en détail

Lyon, 16/10/13. Inauguration FLMSN. le contexte national et européen. M. Asch MESR/DGRI. Wednesday, 16 October 13

Lyon, 16/10/13. Inauguration FLMSN. le contexte national et européen. M. Asch MESR/DGRI. Wednesday, 16 October 13 Lyon, 16/10/13 Inauguration FLMSN le contexte national et européen M. Asch MESR/DGRI 1 MRP Arnaud Montebourg, ministre du redressement productif Fleur Pellerin, ministre déléguée auprès du ministre du

Plus en détail

Initiation au HPC - Généralités

Initiation au HPC - Généralités Initiation au HPC - Généralités Éric Ramat et Julien Dehos Université du Littoral Côte d Opale M2 Informatique 2 septembre 2015 Éric Ramat et Julien Dehos Initiation au HPC - Généralités 1/49 Plan du cours

Plus en détail

Les défis du VDI Le cas de XenDesktop. Les défis du VDI

Les défis du VDI Le cas de XenDesktop. Les défis du VDI Les défis du VDI Le cas de XenDesktop 13 Juin 2009 Vincent Branger Consultant indépendant, blog.infralys.com Agenda Les défis du VDI Citrix XenDesktop Citrix répond-il aux défis? 2 Agenda Les défis du

Plus en détail

Communications immersives : Enjeux et perspectives

Communications immersives : Enjeux et perspectives Journée Futur et Ruptures Communications immersives : Enjeux et perspectives Béatrice Pesquet-Popescu Télécom ParisTech, Département TSI 5 mars 2015 Institut Mines-Télécom Tendances actuelles Plus, plus,

Plus en détail

Monitoring continu et gestion optimale des performances énergétiques des bâtiments

Monitoring continu et gestion optimale des performances énergétiques des bâtiments Monitoring continu et gestion optimale des performances énergétiques des bâtiments Alexandre Nassiopoulos et al. Journée d inauguration de Sense-City, 23/03/2015 Croissance de la demande énergétique et

Plus en détail

ELCA Forum 2014 BIG DATA

ELCA Forum 2014 BIG DATA ELCA Forum 2014 BIG DATA Jérôme Berthier, Head of Division Christian Nançoz, BI Consultant September 2014 SPEAKER Jérôme Berthier Head of Division Topics: Business Intelligence Data Warehouse Big Data

Plus en détail

Synergies entre Artisan Studio et outils PLM

Synergies entre Artisan Studio et outils PLM SysML France 13 Novembre 2012 William Boyer-Vidal Regional Sales Manager Southern Europe Synergies entre Artisan Studio et outils PLM 2012 2012 Atego. Atego. 1 Challenges & Tendances Complexité des produits

Plus en détail

Pourquoi. cette thématique. de recherche

Pourquoi. cette thématique. de recherche cette thématique Pourquoi de recherche Depuis vingt ans, la robotique s est introduite progressivement dans de nombreux secteurs d activité et de la vie quotidienne. Cette intégration a débuté avec les

Plus en détail

Design and Implementation of an Efficient Data Stream Processing System

Design and Implementation of an Efficient Data Stream Processing System Design and Implementation of an Efficient Data Stream Processing System THÈSE N O 4611 (2010) PRÉSENTÉE LE 29 MARS 2010 À LA FACULTÉ INFORMATIQUE ET COMMUNICATIONS LABORATOIRE DE SYSTÈMES D'INFORMATION

Plus en détail

HAUTE DISPONIBILITÉ DE MACHINE VIRTUELLE AVEC HYPER-V 2012 R2 PARTIE CONFIGURATION OPENVPN SUR PFSENSE

HAUTE DISPONIBILITÉ DE MACHINE VIRTUELLE AVEC HYPER-V 2012 R2 PARTIE CONFIGURATION OPENVPN SUR PFSENSE HAUTE DISPONIBILITÉ DE MACHINE VIRTUELLE AVEC HYPER-V 2012 R2 PARTIE CONFIGURATION OPENVPN SUR PFSENSE Projet de semestre ITI soir 4ème année Résumé configuration OpenVpn sur pfsense 2.1 Etudiant :Tarek

Plus en détail

StormShield v4.0 StormShield - Version 4.0 Presentation OSSIR 10 juillet 2006

StormShield v4.0 StormShield - Version 4.0 Presentation OSSIR 10 juillet 2006 StormShield v4.0 StormShield - Version 4.0 Presentation OSSIR 10 juillet 2006 SkyRecon Systems - éditeur de StormShield Editeur de Logiciels Français De grands groupes parmi les investisseurs: DGA, la

Plus en détail

1 er & 2 avril 2015 Cnit Paris La Défense

1 er & 2 avril 2015 Cnit Paris La Défense 23 ème édition SYSTÈMES TEMPS RÉEL & EMBARQUÉS - CONCEPTION ET TEST DE SYSTÈMES ÉLECTRONIQUES SOLUTIONS D AFFICHAGE ET DE VISUALISATION ÉLECTRONIQUES 10 ème édition LE SALON DES PROFESSIONNELS DES OBJETS

Plus en détail

Vers une approche Adaptative pour la Découverte et la Composition Dynamique des Services

Vers une approche Adaptative pour la Découverte et la Composition Dynamique des Services 69 Vers une approche Adaptative pour la Découverte et la Composition Dynamique des Services M. Bakhouya, J. Gaber et A. Koukam Laboratoire Systèmes et Transports SeT Université de Technologie de Belfort-Montbéliard

Plus en détail

Software Engineering and Middleware A Roadmap

Software Engineering and Middleware A Roadmap Software Engineering and Middleware A Roadmap Ecrit par: Dr. Wolfgang Emmerich Présenté par : Mustapha Boushaba Cours : IFT6251 Wolfgang Emmerich Enseignant à University College London: Distributed Systems

Plus en détail

Hardware dependant Software design

Hardware dependant Software design 2008 2007 Hardware dependant Software design Ahmed A. Jerraya CEA-LETI Ahmed.jerraya@cea.fr 1 Outline 2007 Multiprocessor System on Chip: HW-SW Architectures HW/SW interfaces abstraction: Programming models

Plus en détail

Université Libre de Tunis

Université Libre de Tunis Ingénieur: Génie Informatique Code et Intitulé des Matières Enseignées Plan d'etudes : Semestre 1 S1-01 Algorithmique et Structures de Données 1 S1-02 Programmation C S1-03 Logiques Mathématiques S1-04

Plus en détail

Wireless Sensors Security. Claude Castelluccia PLANETE, INRIA 2010

Wireless Sensors Security. Claude Castelluccia PLANETE, INRIA 2010 Wireless Sensors Security Claude Castelluccia PLANETE, INRIA 2010 Wireless Sensor Networks Wireless Sensor Networks are: Composed of many self-organizing nodes randomly deployed Each sensor has sensing

Plus en détail

Application de K-means à la définition du nombre de VM optimal dans un cloud

Application de K-means à la définition du nombre de VM optimal dans un cloud Application de K-means à la définition du nombre de VM optimal dans un cloud EGC 2012 : Atelier Fouille de données complexes : complexité liée aux données multiples et massives (31 janvier - 3 février

Plus en détail

Définition et diffusion de signatures sémantiques dans les systèmes pair-à-pair

Définition et diffusion de signatures sémantiques dans les systèmes pair-à-pair Définition et diffusion de signatures sémantiques dans les systèmes pair-à-pair Raja Chiky, Bruno Defude, Georges Hébrail GET-ENST Paris Laboratoire LTCI - UMR 5141 CNRS Département Informatique et Réseaux

Plus en détail

Filière MMIS. Modélisation Mathématique, Images et Simulation. Responsables : Stefanie Hahmann, Valérie Perrier, Zoltan Szigeti

Filière MMIS. Modélisation Mathématique, Images et Simulation. Responsables : Stefanie Hahmann, Valérie Perrier, Zoltan Szigeti Filière MMIS Modélisation Mathématique, Images et Simulation Responsables : Stefanie Hahmann, Valérie Perrier, Zoltan Szigeti Valerie.Perrier@imag.fr Modélisation mathématique, Images et simulation (MMIS)

Plus en détail

Formula Negator, Outil de négation de formule.

Formula Negator, Outil de négation de formule. Formula Negator, Outil de négation de formule. Aymerick Savary 1,2, Mathieu Lassale 1,2, Jean-Louis Lanet 1 et Marc Frappier 2 1 Université de Limoges 2 Université de Sherbrooke Résumé. Cet article présente

Plus en détail

Clouds/Big Data @ Inria. Frédéric Desprez Frederic.Desprez@inria.fr

Clouds/Big Data @ Inria. Frédéric Desprez Frederic.Desprez@inria.fr Clouds/Big Data @ Inria Frédéric Desprez Frederic.Desprez@inria.fr May 20, 2013 Outline 1. Inria Strategy in Clouds 2. HPC, Clouds: Where within Inria? 3. Inria Large-Scale initiatives Introduction Cloud

Plus en détail

A. Elmrabti. To cite this version: HAL Id: tel-00568999 https://tel.archives-ouvertes.fr/tel-00568999

A. Elmrabti. To cite this version: HAL Id: tel-00568999 https://tel.archives-ouvertes.fr/tel-00568999 Méthodes et outils de génération de code pour les plateformes multi-cœurs fondés sur la représentation de haut niveau des applications et des architectures A. Elmrabti To cite this version: A. Elmrabti.

Plus en détail

Quoi de neuf en contrôle/commande et systèmes embarqués (RIO, WSN...)?

Quoi de neuf en contrôle/commande et systèmes embarqués (RIO, WSN...)? Quoi de neuf en contrôle/commande et systèmes embarqués (RIO, WSN...)? Mathieu PACE National Instruments, Ingénieur d applications L architecture RIO se développe Processeur FPGA E/S E/S E/S personnalisées

Plus en détail

Vers du matériel libre

Vers du matériel libre Février 2011 La liberté du logiciel n est qu une partie du problème. Winmodems Modem traditionnel Bon fonctionnement Plus cher Electronique propriétaire Blob sur DSP intégré au modem Bien reçu par les

Plus en détail

Extensions à la formation. Laurent Pérochon, 28-30 avril 2008, RMT Modelia, modélisation conceptuelle, formation UML, INRA Castanet Tolosan

Extensions à la formation. Laurent Pérochon, 28-30 avril 2008, RMT Modelia, modélisation conceptuelle, formation UML, INRA Castanet Tolosan Extensions à la formation Diagramme de timing FinEpreuve SautBarrière CourseAvantBarrière SautMur {>2 et 10 et 2 et 10 et

Plus en détail

Hypervision et pilotage temps réel des réseaux IP/MPLS

Hypervision et pilotage temps réel des réseaux IP/MPLS Hypervision et pilotage temps réel des réseaux IP/MPLS J.M. Garcia, O. Brun, A. Rachdi, A. Al Sheikh Workshop autonomique 16 octobre 2014 Exemple d un réseau opérateur national 8 technologies : 2G / 3G

Plus en détail

Pascal Forget 2310, Avenue Notre-Dame Québec, (Québec) Canada, G2E 3G5 Tél. (418) 380-8767 Fax (418) 656-7415 pascal.forget@cirrelt.

Pascal Forget 2310, Avenue Notre-Dame Québec, (Québec) Canada, G2E 3G5 Tél. (418) 380-8767 Fax (418) 656-7415 pascal.forget@cirrelt. Pascal Forget 2310, Avenue Notre-Dame Québec, (Québec) Canada, G2E 3G5 Tél. (418) 380-8767 Fax (418) 656-7415 pascal.forget@cirrelt.ca FORMATION Doctorat, génie mécanique Université Laval, Québec, Canada

Plus en détail

Grid 5000 : Administration d une infrastructure distribuée et développement d outils de déploiement et d isolation réseau

Grid 5000 : Administration d une infrastructure distribuée et développement d outils de déploiement et d isolation réseau : Administration d une infrastructure distribuée et développement d outils de déploiement et d isolation réseau Nicolas Niclausse - INRIA Sophia Antipolis Méditerranée - projet Aladdin Grid 5000 2 juillet

Plus en détail

Check Point Certified Security Expert R75. Configurer et administrer des solutions avancées de la suite des produits de sécurité Check Point R71.

Check Point Certified Security Expert R75. Configurer et administrer des solutions avancées de la suite des produits de sécurité Check Point R71. Check Point Certified Security Expert R75 Objectif Configurer et administrer des solutions avancées de la suite des produits de sécurité Check Point R71. Public Administrateur systèmes. Architecte réseaux.

Plus en détail

SensOrLabs. a protocol validation platform for the IoT. Dominique Barthel, Quentin Lampin IMT/OLPS/BIZZ/MIS Apr 7th 2014, ST, CEA, LIG

SensOrLabs. a protocol validation platform for the IoT. Dominique Barthel, Quentin Lampin IMT/OLPS/BIZZ/MIS Apr 7th 2014, ST, CEA, LIG SensOrLabs a protocol validation platform for the IoT Dominique Barthel, Quentin Lampin IMT/OLPS/BIZZ/MIS Apr 7th 2014, ST, CEA, LIG SensOrLabs inspired by the ANR Senslab project http://www.senslab.info/

Plus en détail