COLLOQUE NATIONAL GDR SOC-SIP PROGRAMME

Dimension: px
Commencer à balayer dès la page:

Download "COLLOQUE NATIONAL GDR SOC-SIP PROGRAMME"

Transcription

1 COLLOQUE NATIONAL DU GDR SOC-SIP ENSEA 6 Av du Ponceau CERGY Mercredi 9 Juin Vendredi 11 juin 2010 PROGRAMME Mercredi 9 Juin 10h30-11h30 : Session Ouverture 10h30-10h45 : Ouverture par M. Renovell & B. Granado 10h45-11h00 : Bienvenue par P. Pouvil Directeur de l ENSEA 11h00-11h30 : Organisation du Colloque par B. Granado 11h30-13h00 : Session Poster P1 : Logiciels Embarqués et Architectures Responsables : F. Pétrot et F. Wajsburt 1.1 Design of an efficient LDPC decoder for Bit-Interleaved Coded Modulation receivers M. Li, C.A Nour, C. Jégo, C. Douillard, Institut Télecom 1.2 Pattern Extraction for Digital Design C. Xiao, E. Casseau, IRISA-CAIRN 1.3 Hardware/Software Co-Design for the Integer Transform Algorithm Used in the H.264 Encoder K. Messaoudi, M. Touiza, Bourennane El-Bay, S. Toumi, A. Guessoum, LE2I / LERICA 1.4 Hardware Architecture for Embedded Chaotic Generators S. Sadoudi, C. Tanougast, M. S Azzaz, A. Dandache, Univ Metz - Ecole Militaire Polytec Algeria 1.5 A prototype of 3D Video Endoscopic Capsule: Performances and in-vitro/in-vivo experiments A. Kolar, O. Romain, J. Ayoub, B. Granado, CEA-LIST-UPMC Paris - ETIS Univ Cergy Pontoise 1.6 Routage adaptatif pour MPSoC résistant aux défaillances de noeud et de lien F. Chaix, D. Avresky, NE. Zergainoh, M. Nicolaidis, TIMA- IRIANC 1.7 A Bipartite Edge Coloring Approach for designing Parallel Interleaver architecture AH. Sani, P. Coussy, C. Chavet, E. Martin, Lab-STICC 1.8 A Multiple-Clock HLS Method for Low Power Design On FPGAs G. Lhairech-Lebreton, P. Coussy, E. Martin, Lab-STICC, UEB - UBS 1.9 DemASIP: Universal Demapper for Multiwireless Standards AR. Jafri, A. Baghdadi, M. Jézéquel, Telecom Bretagne 1.10 A programmable hosting structure on FPGA to combine customisation and flexibility C. Clienti, F. Lemonnier, Thales Research & Technology 1.11 Techniques de modélisation transactionnelle pour le dimensionnement des systèmes embarqués communicants A. Barreteau, S. Le Nours, O. Pasquier, JF. Diouris, Univ Nantes 1.12 Virtualisation des communications pour une plateforme reconfigurable dynamiquement et hétérogène A. khiar, B. Miramond, F. Verdier, ETIS

2 1.13 Using Mixed-Mode Cipher to Enhance Security in Secure Processors J. Da Rolt, G. Di Natale, ML. Flottes, B. Rouzeyre, LIRMM 1.14 Exploration of task migration techniques for distributed memory MultiProcessor Systems on Chips R. Busseuil, G. Marchesan Almeida, S. Varyani, G. Sassatelli, M. Robert, LIRMM 1.15 Cryptosystem on Chip based on synchronous switched chaos generators M. S. Azzaz, C. Tanougast, S. Sadoudi, A. Dandache, LSC, LICM 1.16 Implantation d'une solution neuronale sur FPGA S. Khatchadourian, Jc. Prévotet, L. Kessal, ETIS, INSA Rennes 1.17 HW/SW MPSoC architecture exploration for a robotic vision application T. Lefebvre, B. Miramond, F. Verdier, ETIS-ENSEA 1.18 Etude d algorithmes de reconstruction d images par ondelettes sur processeur embarqué S. Courroux, S. Guyetant, S. Chevobbe, M. Paindavoine, CEA LIST, LEAD 1.19 Contribution à la modélisation et au contrôle de l auto-reconfiguration dynamique et partielle S. Guillet, F. de Lamotte, G. Gogniat, Lab-STICC 1.20 Un Algorithme de Routage sans Blocage adapté aux réseaux 3D partiellement connectés F. Dubois, A. Sheibanyrad, F. Pétrot, TIMA Grenoble 1.21 Automatic and source-to-source code generation for vector hardware accelerators S. Guelton, F. Irigoin, R. Keryell, Télecom Bretagne, CRI, HPC Project 1.22 Design and validation methodology of FPGA-based motor drive for High-Temperature environment I. Bahri, E. Monmasson, F. Verdier, M.El-A Ben Khelifa, SATIE- ETIS 1.23 Exploration d une architecture NoC adaptable sur FPGA J. Tan, V. Fresse, F. Rousseau, Laboratoire Hubert Curien 1.24 Calibrating a predictive cache emulator for SoC Z. Larabi, Y. Mathieu, S. Mancini, L. Pierrefeu, Telecom ParisTech 1.25 Exploration of Virtualization Techniques for Achieving Adaptability in Heterogeneous MPSoCs S. Varyani, G. Marchesan Almeida, R. Busseuil, G. Sassatelli, P. Benoit, L. Torres, LIRMM 1.26 Gestion des Assertions Comportementales dans un Flot de Synthèse de Haut-Niveau A. Ribon, B. Le Gal, L. Bossuet, D. Dallet, IMS Université Bordeaux Side-Channel Attacks on Embedded Systems L. Barthe, P. Benoit, L. Torres, LIRMM 1.28 Securing External Shared Memory in Embedded Systems J. Crenne, R. Tessier, P. Cotret, G. Gogniat, J-P. Diguet, LabSTICC - UBS Lorient 13h00 14h30 : Repas 14h30-15h30 : Session Exposé E1 : Consommation et Energie Responsables : N. Julien et C. Belleudy 14h30 : "Conversion des Ressources Energétiques Ambiantes en Electricité" Bernard Multon ENS Cachan 15h00 : "Adaptation Automatique et Efficace en Energie des Protocoles aux Périphériques Matériels " Antoine Fraboulet INSA Lyon 15h30-17h00 : Session Poster P2 : 'Test & Tolérance', 'Technologies Emergentes' Responsables : P. Girard, R. Leveugle, J.O. Klein, C. Maneux TEST & TOLERANCE 2.1 RTL Analysis Based on Signal Reliability R. Dettenborn, TIMA 2.2 Optimizing memory BIST systems under sharing constraints L. Zaourar, Y. Kieffer, A. Wenzel, F. Grandvaux, G-SCOP, Grenoble INP 2.3 Diagnostic de fautes de circuits analogiques basé sur l apprentissage automatique K. Huang, H-G. Stratigopoulos, S. Mir, TIMA 2.4 Etude comparative des méthodes de détection d'erreur pour l Advanced Encryption Standard K. Bousselam, G. Di Natale, ML. Flottes, B. Rouzeyre, LIRMM 2.5 Robustesse des mémoires embarquées dans une architecture reconfigurable d un modulateur OFDM T. Bonnoit, N.-E. Zergainoh, M. Nicolaidis TIMA

3 2.6 Capteurs embarqués pour le test alternatif des circuits RF L. Abdallah, H. Startigopoulos, C. Kelma, S. Mir, TIMA- NXP Semiconductors 2.7 A Self-Checking HW Journal for a Fault Tolerant Processor Architecture M. Amin, C. Diou, F. Monteiro, A. Ramazani, A. Dandache, LICM 2.8 Analyse et modélisation des défauts résistifs affectant les mémoires Flash P.-D. Mauroux, A. Virazel, A. Bosio, L. Dilillo, P. Girard, S. Pravossoudovitch, B. Godard, G. Festes, L. Vachez, LIRMM- ATMEL 2.9 Test Relaxation and X-filling to Reduce Peak Power During At-Speed LOS Testing F.Wu, L.Dilillo, A.Bosio, P.Girard, S. Pravossoudovitch, A. Virazel, M. Tehranipoor, K. Miyase, X. Wen, N. Ahmed, LIRMM, Univ of Connecticut, Kyushu Institute of Technology, Texas Instruments 2.10 Evaluation des métriques de test pour des circuits analogiques/mixtes complexes M. Dubois, H. Stratigopoulos, S. Mir, TIMA 2.11 Tolérance aux fautes et rendement de fabrication D. A. Tran, A. Virazel, P. Girard, S. Pravossoudovitch, H-J Wunderlich, A. Bosio, L. Dilillo LIRMM, Universität Stuttgart 2.12 Designing slope insensitive C-elements F. Ouchet, K. Morin-Allory, L. Fesquet, TIMA TECHNOLOGIES EMERGENTES 2.13 A Compact Model for the Magnetic Tunnel Junction Switched by Thermally Assisted Spin Transfer Torque (STT+TAS) J. Duval, W. Zhao, J-O Klein, C. Chappert, IEF 2.14 Design of TAS-MRAM Prototype for NV Embedded Memory Applications S. Chaudhuri, W. Zhao, J-O Klein, C. Chappert, P. Mazoyer, IEF, STMicoelectronics 2.15 Toward nano-device image processing: a neuro-inspired learning approach M. Paindavoine, O. Brousse, C. Gamrat, LEAD, CEA LIST 2.16 Modèle compact de mémoire à un électron implémenté en langage verilog-a W. Xuan, M. Guilmain, A. Beaumont, F. Calmon, N. Baboux, A. Souifi, D. Drouin INSA 17h00-18h15 : Session Exposé E2 : Circuits Reconfigurables Responsables : B. Granado et G. Sassatelli 17h00: "Challenges and Visions in Reconfigurable Computing" M. Huebner Karlsruhe Institute of Technology Jeudi 10 Juin 09h30-10h30 : Session Exposé E3 : Circuits AMS & RF Responsables : Y. Deval et P. Desgreys 9h30: "IC Design Challenge in State of the Art CMOS : High variability and Low Power/Low Voltage" Pr. A. Vladimirescu, UC Berkeley (USA)-ISEP 10h30-12h00 : Session Poster P3 : Reconfigurable Responsables : B. Granado, G. Sassatelli 3.1 Off-line placement/scheduling of hardware tasks on reconfigurable devices B. Ikbel, F. Muller, M. Benjemaa, LEAT 3.2 Optimized images compression for FPGAs M. Jridi, A. Alfalou, ISEN-Brest 3.3 Reconfigurable Self-Organized Systems K. Cheng, C. Tanougast, C. Bobda, A. Dandache, Potsdam University, LICM 3.4 A Dynamically Reconfigurable Filtering Block in a Driver Assistance System N. Harb, S. Niar, M. Saghir, Univ Valenciennes, University at qatar 3.5 A Reconfigurable Architecture for Road Security Applications M. Darouich, S. Guyetant, D. Lavenier, CEA LIST, ENS Cachan

4 3.6 Contribution à la modélisation et au contrôle de l auto-reconfiguration dynamique et partielle S. Guillet, F. de Lamotte, G. Gogniat, Lab-STICC 3.7 Relecture de bitstream appliquée à la relocation de tâches matérielles dans les SoC reconfigurables F. De Melo, L. Gantel, R. Sachaux, ETIS Université Cergy Pontoise 3.8 Hardware Thread in Heterogeneous System-On-Chip L. Gantel, F. Lemonnier, C. Clienti, J. Le Rhun, M El A. Benkhelifa, Thales, ETIS - UCP 3.9 Adaptive Multiprocessor Systems-on-Chip C. Trabelsi, S. Meftali, J-L. Dekeyser, INRIA 3.10 Services For Dynamically Reconfigurable Systems F. Duhem, F. Muller, P. Lorenzini, LEAT 3.11 Reconfiguration dynamique d un analyseur syntaxique pour le transcodage et l adaptation vidéo E. Dabellani, N. Marques, H. Rabah, S. Weber, Y. Berviller, LIEN 3.12 A Variability Compensation Flow for FPGAs F. Bruguier, P. Benoit, L. Torres, LIRMM 3.13 Secure protocol implementation for remote bitstream update preventing replay attacks on FPGA F. Devic, L. Torres, B. Badrignan, LIRMM, NETHEOS 3.14 Méthodologie de Conception de Systèmes Matériels Reconf. à partir de la Synthèse de Haut Niveau A. Prost-Boucle, O. Muller, F. Rousseau, F. Pétrot, TIMA 3.15 Réalisation d un média de connexion intelligent pour OLLAF F. Ben Abdallah, S. Garcia, B. Granado, ETIS 3.16 Extension du profil MARTE avec les concepts de la reconfiguration dynamique S. Cherif, S. Meftali, J-L Dekeyser, INRIA 3.17 Détection d'erreurs de routage adaptée aux NoC reconfigurables et tolérants aux fautes C. Killian, C. Tanougast, F. Monteiro, A. Dandache, LICM- UPV de Metz 3.18 Flot ADL d'exploration et de prototypage d'architectures reconfigurables D. Picard, L. Lagadec, Lab-STICC, Univ de Brest 3.19 Placement des tâches matérielles sur OLLAF: une architecture reconf. dynamiquement à grain fin M. Djemal, S. Garcia, B. Granado, ETIS, ENSEA 3.20 Tree Structure for Online Real-time Scheduling on Partially Reconfigurable FPGAs G. Wassi, M-E-A. Benkhelifa, F. Verdier, G. Lawday, ETIS, ENSEA, Bucks New University 3.21 Secured communications within a multiprocessor architecture P. Cotret, J. Crenne, G. Gogniat, Lab-STICC 12h00-13h00 : Session Exposé E4 : Responsables : Systèmes Hétérogènes I. OConnor et P. Garda 12h00: "SystemC-AMS" Martin Barnasconi NXP Semiconductors 12h30: "Conception de Circuits pour la Stimulation Nerveuse" Stéphanie Robinet CEA-LETI 13h00-14h00 : Repas 14h30-15h30 : Session Exposé E5 : Technologies Emergentes Responsables : J.O. Klein et C. Maneux 14h30: "Frame-Free Event-Driven Vision Sensing and Processing" Bernabe Linares-Barranco CSIC-IMSE Sevilla 15h30-17h00 : Session Poster P4 : AMS et RF, Consommation et 'Systèmes Hétérogènes' Responsables : Y. Deval, P. Desgrey, N. Julien, C. Belleudy, I. OConnor, P. Garda AMS ET RF 4.1 LNA Automatic Synthesis and Characterization D. Haghighitalab, M. Vasilevski, H. Aboushady, LIP6

5 4.2 Jitter Performance of Continuous-Time Sigma Delta Modulators with Different Feedback DAC Shapes A. Ashry, H. Aboushady, LIP6-UPMC 4.3 High level modeling of Imager IC V. Viswanathan, D. Navarro, L. Labrak, I O'Connor, INL 4.4 A New Design Methodology for Very Low Voltage Low power CMOS Low Noise Amplifier A. Mabrouki, T. Taris, Y. Deval, J-B. Bégueret, IMS 4.5 WLAN/WiMAX RF Front-End Reliability Analysis P. M Ferreira, H. Petit, J-F Naviner, Institut Télecom Paris 4.6 Non-linear Calibration of Pipelined A/D Converters H. Adel, M. Dessouky, M-M. Louerat, H. Gicquel, H. Haddara, LIP6, Ain Shams University, STMicroelectronics 4.7 ELSID : un outil logiciel pour la modélisation et la caractérisation des réseaux d interconnexion des circuits VLSI JE. Lorival, N. Iassamen, M. Telescu, P. Cloastre, T. Le Gouguec, N. Tanguy, Lab-STICC 4.8 A Design Environment for Analog IPs Design Knowledge Capture and Migration F. Javid, R. Iskander, M-M Louerat, D. Dupuis, LIP6 4.9 Design and Modeling of 8-Bit Successive Approximation Analog to Digital Converter R. Khalil Ayad, M. Allam, R. Iskander, M-M. Louerat, LIP Simulation Electrothermique Directe de Circuits Intégrés, réalisée à partir d outils CAO standards JC. Krencker, JB. Kammerer, L. Hébrard, Y. Hervé, Institut d'electronique du Solide et des Systèmes 4.11 A Python-Based Analog Layout Generation Tool For Nanometer CMOS Technologies S. Youssef, D. Dupuis, R. Iskander, M-M Louerat, LIP Wide-Band Continuous-Time Sigma Delta Modulator With VCO Quantizer M. Allam, W. Gaber, H. Aboushady, M-M Louerat,, LIP The effects of BJT's parasitic emitter resistor on analog decoding N. Duchaux, C. Lahuec, F. Seguin, M. Arzel, M. Jézéquel, Telecoms Bretagne 4.14 Compact model for the Schottky barrier carbon nanotube field effect transistor S.Frégonèse, C. Maneux, T. Zimmer, H. Mnif, N. Masmoudi, M. Najari, Univ Bordeaux, LETI 4.15 Source and drain Schottky barrier implementation in Optically-Gated CNTFET compact modeling S-Y Liao, M. Najari, C. Maneux, S. Fregonese, T. Zimmer, Laboratoire IMS CONSOMMATION 4.16 Dynamic Voltage & Frequency Scaling for Multiprocessor Real Time Applications M.K. Bhatti, C. Belleudy, M. Auguin, LEAT 4.17 Structures de rectification bas niveau d énergie pour la récupération d énergie électromagnétique ambiante V. Marian, C. Vollaire, J. Verdier, Bruno Allard, Univ Lyon 4.18 Towards a Meteorology-Aware Energy Harvester for Wireless Sensor Networks N. Ferry, S. Ducloyer, N. Julien, D. Jutel, Lab-STICC, ERYMA Security Systems 4.19 An Efficient Battery Modeling Method for Embedded Applications N. Ferry, S. Ducloyer, N. Julien, M. Allian, F. Ménard, Lab-STICC, KANNAD 4.20 Nouvelle Approche pour l'estimation et le Controle d'energie d'un composant au niveau transactionnel O. Mbarek, A. Pegatoquet, M. Auguin, LEAT 4.21 Variation-Aware Multilevel Scheduling and Power Management for Multi-core System-on-Chip G. Bizot, N-E Zergainoh, M. Nicolaidis, TIMA 4.22 TurbASIP Power Consumption Analysis and Optimization P. Reddy, F. Clermidy, R. Alkhayat, A. Baghdadi, M. Jezequel, CEA-LETI and Telecom Bretagne 4.23 Relationship of Global versus Local Energy Optimizations in Wireless Sensor Networks Z-A Khan, C. Belleudy, M. Auguin, LEAT SYSTEMES HETEROGENES 4.24 Methods and Tools for 3D Heterogeneous Design F. Frantz, L. Labrak, I. O'Connor, Institut des Nanotechnologies de Lyon 4.25 Simulation Methodology for CMOS Photonic Heterogeneous System B. Wang, I. O'Connor, E. Drouard, INL 4.26 Architecture mixte analogique numérique pour senseur CMOS S. Chevobbe, S. Pajaniradja, L. Letellier, M. Paindavoine, A. Ngoua, H. Mathias, A. Dupret, J-M. Drevon, CEA LIST, IEF, LEAD

6 17h00-18h00 : Session Exposé E6 : Logiciel Embarqués et Architectures Responsables : F. Pétrot et F. Wajsburt 17h00: "Simulation de Systèmes Numériques" Alain Greiner LIP6 20h30- : DINER DE GALA Restaurant LE PROCOPE (Voir Plan) Vendredi 11 Juin 9h30-10h00 : '' CNRS-INSIS 10h00-11h00 : Session Exposé E7 : Test et Tolérance Responsables : P. Girard et R. Leveugle 10h30: "Hardware Dependability : Fault Tolerance to the Rescue?" Jean Arlat LAAS-CNRS 11h00: "Quel Test pour demain?" Paul-Henri Pugliesi-Conti, NXP Semiconductor 11h00-11h15 : Pause 11h15-12h00 : Session AG du GDR, Bilan et Clôture Responsables : M. Renovell et A. Greiner Fin

7 Venir Au Colloque ENSEA 6 Av du Ponceau CERGY Ecole Nationale Supérieure de l Electronique et de ses Applications RER A, station CERGY-PREFECTURE Pour venir à l'ensea par RER A Direction Cergy-le Haut, depuis gare de Lyon, Chatelet Les halles, Auber, Etoile, La Défense Arrêt à Cergy-Prefecture, puis trajet piétons Trajet piétons 10 mn Du RER : prendre les escalators, traverser le parvis, passer sous le batiment violet et vert (théâtre de l'agglomération), passer entre la piscine et la patinoire. Puis marcher sur les passerelles piétonnes, une première devant l'hôtel, dépasser le CIC, puis enjamber la 2ème passerelle. Tourner à gauche après l'immeuble, suivre le fléchage Accueil ENSEA. Par SNCF Depuis saint-lazare, direction Cergy-le haut. Par autoroute A15 Depuis Paris : sortie 9 Cergy-Préfecture, Pontoise Centre Depuis Rouen : sortie 10 Cergy-Pontoise - Pontoise Les Louvrais -Osny l'oseraie-centre hospitalier

8 Plan d accès Restaurant Le Procope Le Procope 13 rue de l'ancienne Comédie Paris Tél. : Le plus vieux café de Paris... Fondé en 1686 par Francesco Procopio dei Coltelli, des figures emblématiques comme Voltaire, Danton, Robespierre, Marat ou Benjamin Franklin côtoyaient ce lieu prestigieux.

ECOFAC 2010 Plestin les Grèves 29 mars 2 avril 2010

ECOFAC 2010 Plestin les Grèves 29 mars 2 avril 2010 ECOFAC 2010 Plestin les Grèves 29 mars 2 avril 2010 École thématique Conception faible consommation pour les systèmes embarqués temps réel http ://ecofac2010.irisa.fr/ Bilan Table des matières 1 Bilan

Plus en détail

COLLOQUE NATIONAL GDR SOC-SIP PROGRAMME

COLLOQUE NATIONAL GDR SOC-SIP PROGRAMME COLLOQUE NATIONAL DU GDR SOC-SIP IEF Centre Scientifique d Orsay Bât 220 Mercredi 10 Juin Vendredi 12 juin 2009 PROGRAMME Mercredi 10 Juin 10h30-11h30 : Session Ouverture 10h30-10h40 : Ouverture par M.

Plus en détail

JÉRÉMIE CRENNE. SITUATION Chercheur postdoctoral à l'université de Montpellier 2, Laboratoire LIRMM UMR CNRS 5506 Financement : ANR SecReSoC

JÉRÉMIE CRENNE. SITUATION Chercheur postdoctoral à l'université de Montpellier 2, Laboratoire LIRMM UMR CNRS 5506 Financement : ANR SecReSoC JÉRÉMIE CRENNE Laboratoire LIRMM 161 rue Ada 34095 Montpellier Cedex France Téléphone : +33 (0)297874579 / Fax : +33 (0)297874527 jeremie.crenne@lirmm.fr www.jeremiecrenne.com SITUATION Chercheur postdoctoral

Plus en détail

Une approche modèle dans la conception de systèmes sur puce hétérogènes

Une approche modèle dans la conception de systèmes sur puce hétérogènes Une approche modèle dans la conception de systèmes sur puce hétérogènes Jean-Luc Dekeyser et Lossan Bondé FETCH 07 IP dans le SoC 100% Réutilisé 80% Spécifique 60% 40% 20% 0% 1999 2002 2005 2008 2011 2014

Plus en détail

Thème 3 Conception et vérification d architectures de systèmes sur puce

Thème 3 Conception et vérification d architectures de systèmes sur puce Thème 3 Conception et vérification d architectures de systèmes sur puce Conception et simulation Frédéric Pétrot Vérification Laurence Pierre Conception et vérification d architectures de systèmes sur

Plus en détail

Une approche modèle pour la conception conjointe de systèmes embarqués hautes performances dédiés au transport

Une approche modèle pour la conception conjointe de systèmes embarqués hautes performances dédiés au transport Une approche modèle pour la conception conjointe de systèmes embarqués hautes performances dédiés au transport Jean Luc DEKEYSER, Sébastien LE BEUX, Philippe MARQUET Inria Futurs Lille dekeyser@lifl.fr

Plus en détail

Version 5-1-12. Rapport de Prospective du GdR SoC-SiP

Version 5-1-12. Rapport de Prospective du GdR SoC-SiP Version 5-1-12 Rapport de Prospective du GdR SoC-SiP 1 Rapport de Prospective du GdR SoC-SiP Michel Robert, Patrick Garda, Yann Deval, Ian O'Connor, Frédéric Pétrot, Nathalie Julien, Régis Leveugle, Franck

Plus en détail

SYSTEMES ELECTRONIQUES SYSTEMES INFORMATIQUES. http://www-master.ufr-info-p6.jussieu.fr/lmd/specialite/sesi/

SYSTEMES ELECTRONIQUES SYSTEMES INFORMATIQUES. http://www-master.ufr-info-p6.jussieu.fr/lmd/specialite/sesi/ http://www-master.ufr-info-p6.jussieu.fr/lmd/specialite/sesi/ SYSTEMES ELECTRONIQUES & SYSTEMES INFORMATIQUES RESPONSABLES: Julien Denoulet: julien.denoulet@upmc.fr Jean-Lou Desbarbieux: jean-lou.desbarbieux@upmc.fr

Plus en détail

MAYA DESIGN CENTER. Grenoble-Paris-Toulouse-Valence-Aix en Provence-Sophia Antipolis

MAYA DESIGN CENTER. Grenoble-Paris-Toulouse-Valence-Aix en Provence-Sophia Antipolis MAYA DESIGN CENTER Grenoble-Paris-Toulouse-Valence-Aix en Provence-Sophia Antipolis Sommaire 1 ) Niveaux d intervention 2 ) Références projets 3 ) IT 4 ) Implantations 5 ) Références clients Niveaux d

Plus en détail

Initiation à la conception d un réseau de communication sur puce (Network on Chip) tolérant aux fautes

Initiation à la conception d un réseau de communication sur puce (Network on Chip) tolérant aux fautes Initiation à la conception d un réseau de communication sur puce (Network on Chip) tolérant aux fautes Cédric Killian, Camel Tanougast, Fabrice Monteiro, Camille Diou et Abbas. Dandache CNFM Pôle Grand

Plus en détail

Gestion des opérateurs reconfigurables au sein des circuits. Jean-Christophe Prévotet IETR jean-christophe.prevotet@insa-rennes.fr

Gestion des opérateurs reconfigurables au sein des circuits. Jean-Christophe Prévotet IETR jean-christophe.prevotet@insa-rennes.fr Gestion des opérateurs reconfigurables au sein des circuits Jean-Christophe Prévotet IETR jean-christophe.prevotet@insa-rennes.fr Plan de la présentation Contexte Rappel sur les architectures reconfigurables

Plus en détail

Master (filière Réseau) Parcours Recherche: Systèmes Informatiques et Réseaux (RTS)

Master (filière Réseau) Parcours Recherche: Systèmes Informatiques et Réseaux (RTS) Master (filière Réseau) Parcours Recherche: Systèmes Informatiques et Réseaux (RTS) Responsables: Tanguy Risset & Marine Minier Tanguy.Risset@insa-lyon.fr Marine.minier@insa-lyon.fr http://master-info.univ-lyon1.fr/m2rts/

Plus en détail

Laboratoire Ampère Unité Mixte de Recherche CNRS Génie Électrique, Électromagnétisme, Automatique, Microbiologie Environnementale et Applications

Laboratoire Ampère Unité Mixte de Recherche CNRS Génie Électrique, Électromagnétisme, Automatique, Microbiologie Environnementale et Applications Laboratoire Ampère Unité Mixte de Recherche CNRS Génie Électrique, Électromagnétisme, Automatique, Microbiologie Environnementale et Applications Optimisation de la récupération d énergie dans les systèmes

Plus en détail

Le projet Modistarc : un outil de test de conformité de composants OSEK/VDX pour l l automobile

Le projet Modistarc : un outil de test de conformité de composants OSEK/VDX pour l l automobile : un outil de test de conformité de composants OSEK/VDX pour l l automobile Benoît Caillaud, IRISA/INRIA Rennes MODISTARC = Methods and tools for the validation of OSEK/VDX DIStributed ARChitectures Projet

Plus en détail

Comité d Organisation

Comité d Organisation Comité d Organisation Patrick GARDA, Président Franck WAJSBURT, Responsable logistique Marie-Minerve LOUËRAT, Bureau Accueil INL Ian O CONNOR LIP6 Syed Hussein ALWI Adrien BLANCHARDON Celine BRUNEL Frédéric

Plus en détail

Technologies cibles pour les systèmes sur puce

Technologies cibles pour les systèmes sur puce INSTITUT SUPÉRIEUR D INFORMATIQUE CHAPITRE 2 Technologies cibles pour les systèmes sur puce Dr. Mohamed-Wassim YOUSSEF 2012 [www.wassimyoussef.info] Co-design & Sécurité des Systèmes Embarqués M2 SSICE

Plus en détail

Méthode d estimation de la durée de vie des réseaux de capteurs sans fils

Méthode d estimation de la durée de vie des réseaux de capteurs sans fils Méthode d estimation de la durée de vie des réseaux de capteurs sans fils Wilfried DRON, Simon DUQUENNOY, Thiemo VOIGT, Abraham SUISSA, Khalil HACHICHA, Julien DENOULET et Patrick GARDA Ecole de Printemps

Plus en détail

QUELQUES MOTS CLES ET DEFINITIONS.

QUELQUES MOTS CLES ET DEFINITIONS. CH. 2 QUELQUES MOTS CLES ET DEFINITIONS. ASIC : Application Spécific Integrated Circuit = HW circuit intégré pour application spécifique SOC : System On Chip = HW et SW Système sur puce IP : FPGA : CAD

Plus en détail

Meeting CT esame 2015

Meeting CT esame 2015 Meeting CT esame 2015 26th of June 2015 1/ Promotion esame 2. Call for papers 3/ Keynotes and demo 4/ Schedules 5/ Next meeting Green your electronics : Less power, more value +33 (0)4 92 38 85-27 p 1

Plus en détail

Spécialité Traitement des Signaux et des Images (TDSI) J.-F. Aujol Traitement des Signaux et des Images 1 / 15

Spécialité Traitement des Signaux et des Images (TDSI) J.-F. Aujol Traitement des Signaux et des Images 1 / 15 Spécialité Traitement des Signaux et des Images (TDSI) J.-F. Aujol Traitement des Signaux et des Images 1 / 15 Le Master: pour qui? Généralités Une spécialité commune à deux Masters de Mathématique (Mathématiques

Plus en détail

Technologies SOC (System On Chip) (Système sur une seule puce)

Technologies SOC (System On Chip) (Système sur une seule puce) Technologies SOC (System On Chip) (Système sur une seule puce) Pierre LERAY et Jacques WEISS Équipe de recherche ETSN Supélec Campus de Rennes février, 02 Technologies SoC ; P. Leray, J. Weiss 1 Évolution

Plus en détail

Méthodologie de conception pour la virtualisation et le déploiement d applications parallèles sur plateforme reconfigurable matériellement

Méthodologie de conception pour la virtualisation et le déploiement d applications parallèles sur plateforme reconfigurable matériellement Méthodologie de conception pour la virtualisation et le déploiement d applications parallèles sur plateforme reconfigurable matériellement Soutenance de thèse du 24 octobre 2012 Clément Foucher En présence

Plus en détail

CONCEPTION ET TEST DE CIs. 3. METHODES ET OUTILS DE CONCEPTION DES CIs

CONCEPTION ET TEST DE CIs. 3. METHODES ET OUTILS DE CONCEPTION DES CIs CONCEPTION ET TEST DE CIs 3. METHODES ET OUTILS DE CONCEPTION DES CIs 3.1 Introduction 3.2 Méthodologies de conception des ASICs 3.3 Conception des Circuits Programmables 3. METHODES ET OUTILS - Introduction

Plus en détail

STORM. Simulation TOol for Real-Time Multiprocessor scheduling. http://storm.rts-software.org. GDR ASR ACTRISS Nancy 7 novembre 2012

STORM. Simulation TOol for Real-Time Multiprocessor scheduling. http://storm.rts-software.org. GDR ASR ACTRISS Nancy 7 novembre 2012 Institut de Recherche en Communications et Cybernétique de Nantes STORM Simulation TOol for Real-Time Multiprocessor scheduling http://storm.rts-software.org GDR ASR ACTRISS Nancy 7 novembre 2012 Richard

Plus en détail

Les nouveaux métiers de l embarqué et de l internet des objets

Les nouveaux métiers de l embarqué et de l internet des objets Les nouveaux métiers de l embarqué et de l internet des objets Organisation de la session Etat de lieux des systèmes embarqués et de l IoT Laurent George, Professeur à ESIEE Paris, responsable de la filière

Plus en détail

Architecture de sécurité dynamique pour systèmes multiprocesseurs intégrés sur puce

Architecture de sécurité dynamique pour systèmes multiprocesseurs intégrés sur puce Architecture de sécurité dynamique pour systèmes multiprocesseurs intégrés sur puce Joël Porquet Présenté par Franck Wajsbürt Université Pierre et Marie Curie - Paris VI 30 mai 2012 Introduction Résultat

Plus en détail

Journée FPGA. Technologie, outils et conception. 11 septembre 2012. Aula de la HEIG-VD, Yverdon-les-Bains, VAUD

Journée FPGA. Technologie, outils et conception. 11 septembre 2012. Aula de la HEIG-VD, Yverdon-les-Bains, VAUD Journée FPGA Technologie, outils et conception 11 septembre 2012 Aula de la, Yverdon-les-Bains, VAUD Cette journée est organisée par le groupe thématique du RCSO-ISYS «Systèmes embarqués à haute performance»,

Plus en détail

Système reconfigurable et durci pour la surveillance et le contrôle

Système reconfigurable et durci pour la surveillance et le contrôle Système reconfigurable et durci pour la surveillance et le contrôle Sabri JATLAOUI, Ingénieur avant-vente. Des challenges récurrents Le contrôle haute vitesse (numérique/compteur à 1MHz, PID analogique/

Plus en détail

11 Février 2014 Paris nidays.fr

11 Février 2014 Paris nidays.fr 11 Février 2014 Paris nidays.fr Mise en œuvre d'un banc HIL 3D statique pour démonstrateur de véhicule électrique Ahmed HARRAR NIDays du 11 Février 2014 3 Sommaire Présentation du projet POLLUX Démonstrateur

Plus en détail

Modèles et simulation des systèmes sur puce multiprocesseurs - Estimation des performances et de la consommation d énergie

Modèles et simulation des systèmes sur puce multiprocesseurs - Estimation des performances et de la consommation d énergie Université des sciences et technologies de lille THÈSE présentée et soutenue publiquement le Mars 2008 pour obtenir le titre de Docteur en informatique par Rabie Ben Atitallah Modèles et simulation des

Plus en détail

Equilibrage de charge (Load

Equilibrage de charge (Load Equilibrage de charge (Load balancing) dans les MPSoCs Présenté Le : 02 Décembre 2013 Par : A. AROUI Encadreur : A.E. BENYAMINA 01/12/2013 1 Problématique Comportement dynamique des applications et la

Plus en détail

EU CATRENE / ENIAC EDA Roadmap Working Group DESIGN METHODS & TOOLS Under Leadership of Livio Baldi, Numonyx

EU CATRENE / ENIAC EDA Roadmap Working Group DESIGN METHODS & TOOLS Under Leadership of Livio Baldi, Numonyx 2010 EU CATRENE / ENIAC EDA Roadmap Working Group DESIGN METHODS & TOOLS Under Leadership of Livio Baldi, Numonyx Ahmed A. Jerraya CEA-LETI Ahmed.jerraya@cea.fr 1 Working Group DESIGN METHODS & TOOLS STMicroelectronics

Plus en détail

Option ECS. Électronique, Communications, Systèmes

Option ECS. Électronique, Communications, Systèmes Option ECS Électronique, Communications, Systèmes Campus de Rennes L option ECS est couplée, par cohabilitation, à : - Master Recherche i-mars (INSA Rennes, UBS (Lorient), UBO et TELECOM-Bretagne (Brest)

Plus en détail

Extraction de motifs dans des traces système bas-niveau

Extraction de motifs dans des traces système bas-niveau Extraction de motifs dans des traces système bas-niveau Etienne Dublé, Alexandre Termier HADAS / LIG Séminaire PIMLIG, 2014/01/22 Introduction Recent embedded systems: MultiProcessor System-on-Chip (MPSoC)

Plus en détail

Filière Systèmes Électroniques

Filière Systèmes Électroniques Responsable : Laure Sevely Département Ingénierie des systèmes 27 mars 2013 Systèmes électroniques En évolution permanente : Innovation / Optimisation / Performances Filière Systèmes électroniques Circuits

Plus en détail

NIVEAU : 3ING GEC-CSM

NIVEAU : 3ING GEC-CSM NIVEAU : 3ING GEC-CSM Techniques 1 de conception et technologies de fabrication des 01/06/2015 Cis 10h30 à 12h 1h30 Analyse et synthèse de circuits analogiques 4 03/06/2015 10h30 à 12h 1h30 Traitement

Plus en détail

Conception des Systèmes Numériques et Mixtes

Conception des Systèmes Numériques et Mixtes Conception des Systèmes Numériques et Mixtes Daniela Dragomirescu 1,2, Michael Kraemer 1,2, Marie-Line Boy 3, Philippe Bourdeau d Aguerre 3 1 - Université de Toulouse : INSA Toulouse, 135 Av. de Rangueil

Plus en détail

ARTEco Applications à base de Réseaux de capteurs Tolérantes aux Fautes & Energétiquement économiques. Ioannis Parissis - Claudia Roncancio

ARTEco Applications à base de Réseaux de capteurs Tolérantes aux Fautes & Energétiquement économiques. Ioannis Parissis - Claudia Roncancio ARTEco Applications à base de Réseaux de capteurs Tolérantes aux Fautes & Energétiquement économiques Ioannis Parissis - Claudia Roncancio LCIS LIG 1 Contexte et motivation! Capteurs omniprésents, en pleine

Plus en détail

Architecture SoC-FPGA adaptable dédiée à l'analyse d'images

Architecture SoC-FPGA adaptable dédiée à l'analyse d'images Architecture SoC-FPGA adaptable dédiée à l'analyse d'images Alain AUBERT, Nathalie BOCHARD, Virginie FRESSE Projet EmSoC Villard de Lans, 8-9 juin 2006 Plan de la présentation Description de l'architecture

Plus en détail

Testing : A Roadmap. Mary Jean Harrold. Présentation de Olivier Tissot

Testing : A Roadmap. Mary Jean Harrold. Présentation de Olivier Tissot Testing : A Roadmap Mary Jean Harrold Présentation de Olivier Tissot Testing : A Roadmap I. L auteur II. Introduction sur les test : les enjeux, la problématique III. Les tests : roadmap IV. Conclusion

Plus en détail

Supports d exécution matériels pour l embarqué. Jean-Philippe Babau

Supports d exécution matériels pour l embarqué. Jean-Philippe Babau Supports d exécution matériels pour l embarqué Jean-Philippe Babau Département Informatique, INSA Lyon Les contraintes Coût de quelques euros à quelques centaines d'euros Contraintes d énergie (mobilité,

Plus en détail

Architecture Reconfigurable Hétérogène à Gestion Hiérarchique Distribuée pour la Reconfiguration et la Prise de Décision

Architecture Reconfigurable Hétérogène à Gestion Hiérarchique Distribuée pour la Reconfiguration et la Prise de Décision INSTITUT D ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES Architecture Reconfigurable Hétérogène à Gestion Hiérarchique Distribuée pour la Reconfiguration et la Prise de Décision dans les systèmes de

Plus en détail

Proposition d un plan d étude pour l option «informatique embarquée»

Proposition d un plan d étude pour l option «informatique embarquée» Proposition d un plan d étude pour l option «informatique embarquée» Motivation : L informatique embarquée est un sous ensemble de l informatique qui est en pleine croissance. Elle intègre plusieurs aspects

Plus en détail

MADEO. Une chaine de CAO générique pour le reconfigurable. Loïc LAGADEC Équipe Architectures&Systèmes UBO France http://as.univ-brest.

MADEO. Une chaine de CAO générique pour le reconfigurable. Loïc LAGADEC Équipe Architectures&Systèmes UBO France http://as.univ-brest. MADEO Une chaine de CAO générique pour le reconfigurable Loïc LAGADEC Équipe Architectures&Systèmes UBO France http://as.univ-brest.fr Présentation rapide Madeo est une chaine de cao pour les architectures

Plus en détail

3D-IDEAS 3D Integration and DEsign technology for imager Applications and Systems

3D-IDEAS 3D Integration and DEsign technology for imager Applications and Systems 3D-IDEAS 3D Integration and DEsign technology for imager Applications and Systems I. O Connor (INL) J. Charbonnier (CEA) B. Flechet (IMEP-LAHC) L. Hébrard (InESS) P. Coudrain (STMicroelectronics) ANR-08-NANO-038

Plus en détail

Demandez le programme! La 7 ème édition du congrès ERTS, au cœur des enjeux du marché mondial des systèmes embarqués

Demandez le programme! La 7 ème édition du congrès ERTS, au cœur des enjeux du marché mondial des systèmes embarqués Demandez le programme! Communiqué de presse Toulouse, le 9 janvier 2014 La 7 ème édition du congrès ERTS, au cœur des enjeux du marché mondial des systèmes embarqués Evènement de référence pour les industriels

Plus en détail

PUBLICATIONS Thématique 2 Prototypage et System On Chip

PUBLICATIONS Thématique 2 Prototypage et System On Chip PUBLICATIONS Thématique 2 Prototypage et System On Chip 1) Articles dans des revues avec comité de lecture - Internationales ACL06-CPR 1. EVAIN S., DIGUET J.-P., HOUZET D., NoC Design Flow for TDMA and

Plus en détail

Résultats des projets CARROLL. Bilan et perspectives. Ingénierie logicielle orientée modèle MDD

Résultats des projets CARROLL. Bilan et perspectives. Ingénierie logicielle orientée modèle MDD Résultats des projets CARROLL Bilan et perspectives Ingénierie logicielle orientée modèle MDD Serge Salicki, THALES Workshop CARROLL 23 septembre 2005 THALES et le MDE Le MDE est dans la strategie de THALES

Plus en détail

Proposition d équipe projet

Proposition d équipe projet Proposition d équipe projet Projet Outils, Méthodes, Architectures, pour la Reconfiguration Dynamique - POMARD - 3UpVHQWDWLRQ''HPLJQ\(7,6 Principe d utilisation des ARD code données Mémoires Tâche 1_1

Plus en détail

IoT & Security innovation Day. Industrial Expectations and Technological Challenge. Patrice LAMOTTE - Thales Services Novembre 2015

IoT & Security innovation Day. Industrial Expectations and Technological Challenge. Patrice LAMOTTE - Thales Services Novembre 2015 IoT & Security innovation Day Industrial Expectations and Technological Challenge Patrice LAMOTTE - Thales Services Novembre 2015 http://www.pole-scs.org/article/iot-security-innovation-day www.thalesgroup.com

Plus en détail

Objets Communicants Portés : Vers une Autonomie Adaptée

Objets Communicants Portés : Vers une Autonomie Adaptée URSI-France Journées scientifiques 25/26 mars 2014 Objets Communicants Portés : Vers une Autonomie Adaptée Renaud BRIAND*, **, Guillaume TERRASSON*, Alvaro LLARIA*, Valérie DUPE* * ESTIA, Technopôle IZARBEL,

Plus en détail

Les tendances pour le test et la validation RF

Les tendances pour le test et la validation RF Les tendances pour le test et la validation RF Richard KEROMEN Ingénieur produit test et RF L évolution des standards implique une complexité croissante 1996 1997 1998 1999 2000 2001 2002 2003 2004 2005

Plus en détail

MÉTHODOLOGIE DE CONCEPTION DES CIRCUITS INTÉGRÉS DIGITAUX

MÉTHODOLOGIE DE CONCEPTION DES CIRCUITS INTÉGRÉS DIGITAUX MODULE: SYSTEMES NUMERIQUES COMPLEXES Cours 1 MÉTHODOLOGIE DE CONCEPTION DES CIRCUITS INTÉGRÉS DIGITAUX H.Boumeridja 1 Introduction Méthodologie de conception des circuits intégrés digitaux: approche descendante

Plus en détail

Journée Thématique GDR : Test & Tolérance OUTILS DE CAO POUR LE TEST DES CIRCUITS MIXTES. Ahcène Bounceur Paris Jussieu 5 octobre 2012

Journée Thématique GDR : Test & Tolérance OUTILS DE CAO POUR LE TEST DES CIRCUITS MIXTES. Ahcène Bounceur Paris Jussieu 5 octobre 2012 Journée Thématique GDR : Test & Tolérance OUTILS DE CAO POUR LE TEST DES CIRCUITS MIXTES Ahcène Bounceur Paris Jussieu 5 octobre 2012 PLAN 1. Motivations 2. Présentation des outils de la plateforme de

Plus en détail

Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable

Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable Pierre Olivier*, Jalil Boukhobza*, Jean-Philippe Babau +, Damien Picard +, Stéphane Rubini + *Lab-STICC, + LISyC, Université

Plus en détail

SEDIMOS. F. Calmon, INL, INSA Lyon D. Drouin, 3IT, Univ. de Sherbrooke. Journées Nationales Nanosciences et Nanotechnologies 2012

SEDIMOS. F. Calmon, INL, INSA Lyon D. Drouin, 3IT, Univ. de Sherbrooke. Journées Nationales Nanosciences et Nanotechnologies 2012 SEDIMOS SINGLE ELECTRON DEVICE INTEGRATION ON CMOS TECHNOLOGY INTÉGRATION DE COMPOSANTS MONO-ÉLECTRONIQUES DANS UNE TECHNOLOGIE CMOS F. Calmon, INL, INSA Lyon D. Drouin, 3IT, Univ. de Sherbrooke Journées

Plus en détail

PROPOSITION D UNE FORMATION CONTINUE POUR LES PERSONNELS DES ETABLISSEMENTS D ENSEIGNEMENT SUPERIEUR

PROPOSITION D UNE FORMATION CONTINUE POUR LES PERSONNELS DES ETABLISSEMENTS D ENSEIGNEMENT SUPERIEUR PROPOSITION D UNE FORMATION CONTINUE POUR LES PERSONNELS DES ETABLISSEMENTS D ENSEIGNEMENT SUPERIEUR Mise en œuvre rapide de chaînes d acquisition / transmission du signal à l aide d un système «on chip»

Plus en détail

Calendrier des Examens de Rattrapage du 24 Juin au 02 Juiillet NIVEAU : 3ING GEC-CSM

Calendrier des Examens de Rattrapage du 24 Juin au 02 Juiillet NIVEAU : 3ING GEC-CSM NIVEAU : 3ING GEC-CSM 1 Traitement numérique en bande de base 2 Technologie de communication sans contact 3 Techniques de conception et technologies de fabrication des 4 Cis Anglais 5 Analyse et synthèse

Plus en détail

Eléments réseaux pour

Eléments réseaux pour Eléments réseaux pour l EE des bâtiments IT for green: sauvegarde de la planète avec des capteurs? Bernard Tourancheau Université de Lyon1, Université de Lyon, INRIA INSA-Lyon, CITI, F-69621, France Bernard.Tourancheau@inria.fr

Plus en détail

Soutenance de Thèse. Analyses statistiques des communications sur puce

Soutenance de Thèse. Analyses statistiques des communications sur puce Soutenance de Thèse Analyses statistiques des communications sur puce Antoine Scherrer LIP - ENS Lyon Equipe Compsys 11 décembre 26 A. Scherrer - Analyses statistiques des communications sur puce 1 / 4

Plus en détail

Simulation de haut niveau de systèmes d exploitations distribués pour l exploration matérielle et logicielle

Simulation de haut niveau de systèmes d exploitations distribués pour l exploration matérielle et logicielle École Doctorale Science et Ingénieurie de l Université de Cergy-Pontoise Discipline : Sciences et Technologies de l Information et de la Communication Spécialité : Informatique THÈSE Présentée pour obtenir

Plus en détail

Projets de Semestre/Master Groupe Machines Electriques: B. Kawkabani

Projets de Semestre/Master Groupe Machines Electriques: B. Kawkabani 1 Projets de Semestre/Master Groupe Machines Electriques: B. Kawkabani 1) TRIBID VEHICLE (Tribid C-AGV) (El) B. Kawkabani, support: A. Cassat (BCD Engineering, sàrl, Lausanne) TRIBID VEHICLE is a vehicle

Plus en détail

Formation de recherche. Master MI (MoSIG), 2e année, spécialité Informatique UFRIMAG (UJF) & Ensimag (Grenoble INP)

Formation de recherche. Master MI (MoSIG), 2e année, spécialité Informatique UFRIMAG (UJF) & Ensimag (Grenoble INP) Formation de recherche Master MI (MoSIG), 2e année, spécialité Informatique UFRIMAG (UJF) & Ensimag (Grenoble INP) Massih-Reza Amini mars 2015 Qu est ce qu une thèse de doctorat? Un travail de 36 mois

Plus en détail

CONTRAT D ETUDES - LEARNING AGREEMENT

CONTRAT D ETUDES - LEARNING AGREEMENT CONTRAT D ETUDES - LEARNING AGREEMENT Règles générales La présence aux séances d enseignement des modules choisis est obligatoire. Chaque module comporte des séances de travail encadrées et non encadrées

Plus en détail

Prise de position de la section 7. travail sur une possible partition

Prise de position de la section 7. travail sur une possible partition Prise de position de la section 7 travail sur une possible partition Notre prise de position est structurée comme suit : dans une première partie, nous expliquons le contexte dans lequel notre travail

Plus en détail

Organisent. La 4ème Edition de l École de Printemps sous le Thème : «Réseaux sans Fil et Technologies Emergentes» OUJDA, du 24 au 26 avril 2013

Organisent. La 4ème Edition de l École de Printemps sous le Thème : «Réseaux sans Fil et Technologies Emergentes» OUJDA, du 24 au 26 avril 2013 L Ecole Nationale des Sciences Appliquées d Oujda & L Association des Sciences et du Développement des Technologies de l Information et de la Communication Organisent La 4ème Edition de l École de Printemps

Plus en détail

Génie Electrique et Informatique Industrielle http://www.geii-lorient.fr/

Génie Electrique et Informatique Industrielle http://www.geii-lorient.fr/ Génie Electrique et Informatique Industrielle http://www.geii-lorient.fr/ Université de Bretagne-Sud Faculté des Sciences et Sciences de l'ingénieur Site de Lorient 2 rue Coat Saint-Haouen BP 92116 F.

Plus en détail

Thales Research & Technology

Thales Research & Technology Thales Research & Technology Kick-off OpenGPU SP2 SPEAR Design Environment 25/03/10 Research & Technology SPEAR Design Environment 25/03/10 Approche semi-automatique complémentaire des compilateurs paralléliseurs

Plus en détail

DES SYSTEMES SUR PUCE (SoC) au MULTIPROCESSEURS (MPSoC)

DES SYSTEMES SUR PUCE (SoC) au MULTIPROCESSEURS (MPSoC) DES SYSTEMES SUR PUCE (SoC) au MULTIPROCESSEURS (MPSoC) LIONEL TORRES GILLES SASSATELLI, PASCAL BENOIT, MICHEL ROBERT, LUCIAN OST CNFM Saint Malo 2012 CONTEXTE Aujourd hui Un Circuit (SoC) = ~2 à 4 de

Plus en détail

T. Gasc 1,2,3, F. De Vuyst 1, R. Motte 3, M. Peybernes 4, R. Poncet 5

T. Gasc 1,2,3, F. De Vuyst 1, R. Motte 3, M. Peybernes 4, R. Poncet 5 Modélisation de la performance et optimisation d un algorithme hydrodynamique de type Lagrange-Projection sur processeurs multi-cœurs T. Gasc 1,2,3, F. De Vuyst 1, R. Motte 3, M. Peybernes 4, R. Poncet

Plus en détail

ÉLECTRONIQUE NUMÉRIQUE AVANCÉE

ÉLECTRONIQUE NUMÉRIQUE AVANCÉE ÉLECTRONIQUE NUMÉRIQUE AVANCÉE Filière : InfoTronique Chap. 1 : Introduction Dr. Abdelhakim Khouas Email : akhouas@hotmail.fr Département de Physique Faculté des Sciences Objectifs de ce chapitre Comprendre

Plus en détail

Modélisation, Exploration et Estimation de la Consommation pour les Architectures Hétérogènes Reconfigurables Dynamiquement

Modélisation, Exploration et Estimation de la Consommation pour les Architectures Hétérogènes Reconfigurables Dynamiquement Modélisation, Exploration et Estimation de la Consommation pour les Architectures Hétérogènes Reconfigurables Dynamiquement Robin Bonamy To cite this version: Robin Bonamy. Modélisation, Exploration et

Plus en détail

Les Systèmes Embarqués Introduction

Les Systèmes Embarqués Introduction Les Systèmes Embarqués Introduction Patrice KADIONIK email http : kadionik@enseirb.fr : http://www.enseirb.fr/~kadionik pk/2005 v 2.2 Reproduction et exploitation à des fins commerciales interdites sans

Plus en détail

Contact : Florent.Bruguier@lirmm.fr

Contact : Florent.Bruguier@lirmm.fr Contact : Florent.Bruguier@lirmm.fr Technologies Numériques 2 Sécurité Objectifs d un attaquant Espionnage : avoir accès a l'information stockée sur le matériel (si possible sans l'ouvrir). Interruption

Plus en détail

IRT Nanoelec Présentation générale

IRT Nanoelec Présentation générale I N S T I T U T D E R E C H E R C H E T E C H N O L O G I Q U E IRT Nanoelec Présentation générale 14/10/2014 L IRT Nanoelec 2012-2019 Juin 2014: 18 partenaires fondateurs 8 soutiens institutionnels 400

Plus en détail

Exemples d application et de projets étudiants dans le domaine de la robotique

Exemples d application et de projets étudiants dans le domaine de la robotique Exemples d application et de projets étudiants dans le domaine de la robotique Maxime Renaud Ingénieur marketing National Instruments France #robotsrock Types de robots Robots fixes Robots mobiles Véhicules

Plus en détail

Les lières. MSc in Electronics and Information Technology Engineering. Ingénieur civil. en informatique. MSc in Architectural Engineering

Les lières. MSc in Electronics and Information Technology Engineering. Ingénieur civil. en informatique. MSc in Architectural Engineering Ingénieur civil Ingénieur civil Les lières MSc in Electronics and Information Technology Engineering MSc in Architectural Engineering MSc in Civil Engineering MSc in Electromechanical Engineering MSc

Plus en détail

Sécurisation des communications dans une architecture multi-processeurs

Sécurisation des communications dans une architecture multi-processeurs MajecSTIC 2010 Bordeaux, France, du 13 au 15 octobre 2010 Sécurisation des communications dans une architecture multi-processeurs Pascal Cotret 1, Jérémie Crenne 1 et Guy Gogniat 1 1 : Laboratoire Lab-STICC,

Plus en détail

Portage de l environnement de simulation d un composant FPGA développé pour l aéronautique (DO254 DAL-A) vers un banc de validation physique

Portage de l environnement de simulation d un composant FPGA développé pour l aéronautique (DO254 DAL-A) vers un banc de validation physique Portage de l environnement de simulation d un composant FPGA développé pour l aéronautique (DO254 DAL-A) vers un banc de validation physique L objectif Réaliser la vérification physique d'un composant

Plus en détail

Vidéo Surveillance Intelligente, applications et perspectives Conférence IdeArk La caméra au service de l homme : ami ou ennemi 28 Septembre 2010

Vidéo Surveillance Intelligente, applications et perspectives Conférence IdeArk La caméra au service de l homme : ami ou ennemi 28 Septembre 2010 Titre à éditer dans le masque 01/04/2010 Vidéo Surveillance Intelligente, applications et perspectives Conférence IdeArk La caméra au service de l homme : ami ou ennemi 28 Septembre 2010 Contact Jean-Yves

Plus en détail

Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE

Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE Chapitre 1 : Introduction aux méthodologies de conception et de vérification pour SE 1. Rappel de ce qu est un SE 2. Conception au niveau système (ESL) Méthodologie de conception (codesign logiciel/matériel)

Plus en détail

Systèmes distribués Introduction

Systèmes distribués Introduction Systèmes distribués Introduction Nabil Abdennadher nabil.abdennadher@hesge.ch http://lsds.hesge.ch/distributed-systems/ 2015/2016 Semestre d Automne 1 Aujourd hui les réseaux et les SDI sont partout! Réseaux

Plus en détail

Conception et Intégration de Systèmes Critiques

Conception et Intégration de Systèmes Critiques Conception et Intégration de Systèmes Critiques 15 12 18 Non 50 et S initier aux méthodes le développement de projet (plan de développement, intégration, gestion de configuration, agilité) Criticité temporelle

Plus en détail

Les systèmes embarqués Introduction. Richard Grisel Professeur des Universités Université de Rouen Nacer Abouchi Professeur ESCPE Lyon

Les systèmes embarqués Introduction. Richard Grisel Professeur des Universités Université de Rouen Nacer Abouchi Professeur ESCPE Lyon Les systèmes embarqués Introduction Richard Grisel Professeur des Universités Université de Rouen Nacer Abouchi Professeur ESCPE Lyon Introduction aux systèmes embarqués Définition. Caractéristiques d

Plus en détail

Systèmes & Réseaux. Georges Arhodakis Université Paris 8

Systèmes & Réseaux. Georges Arhodakis Université Paris 8 Systèmes & Réseaux Georges Arhodakis Université Paris 8 Sommaire Introduction Historique Service du noyau Appel Système Trappes & Interruptions Horloge & Gestion du Temps Ordonnancement Contrôle & Gestion

Plus en détail

Intempora S.A. présente le

Intempora S.A. présente le Intempora S.A. présente le logiciel de prototypage RT Maps Gilles MICHEL +33 1 41 90 03 59 - +33 6 07 48 84 82 gilles.michel@intempora.com 1 De la recherche à l industrie Le logiciel RT Maps est un puissant

Plus en détail

Normes et Principes des Réseaux

Normes et Principes des Réseaux Normes et Principes des Réseaux DI / Polytech Tours J.Y. RAMEL 2005-2006 Bibliographie 2 LIVRES : Les réseaux. Guy Pujolle. Eyrolles. 1997. Réseaux Locaux: Normes & Protocoles. Pierre Rolin. Hermès. 1993.

Plus en détail

Chaîne numérique de conception et de prototypage de cartes électroniques

Chaîne numérique de conception et de prototypage de cartes électroniques Chaîne numérique de conception et de prototypage de cartes électroniques L ambition du projet Le département Génie Electrique se doit d offrir aux étudiants une formation de qualité en parfaite adéquation

Plus en détail

Fault Attacks on SRAM-based FPGAs: Analysis of Laser-induced Faults in a Virtex-II

Fault Attacks on SRAM-based FPGAs: Analysis of Laser-induced Faults in a Virtex-II Fault Attacks on SRAM-based FPGAs: Analysis of Laser-induced Faults in a Virtex-II V. Maingot, J.B. Ferron, G. Canivet, R. Leveugle TIMA Laboratory Presented by G. Canivet Outline Introduction Experimental

Plus en détail

Projet ANR SAMOGWAS. Specific Advanced MOdels for Genome-wide Association Studies. Journée de lancement officielle. Nantes - vendredi 11 octobre 2013

Projet ANR SAMOGWAS. Specific Advanced MOdels for Genome-wide Association Studies. Journée de lancement officielle. Nantes - vendredi 11 octobre 2013 Projet ANR SAMOGWAS Specific Advanced MOdels for Genome-wide Association Studies Journée de lancement officielle Nantes - vendredi 11 octobre 2013 1 Les partenaires LINA Nantes GIGA-R Liège INSERM Nantes

Plus en détail

ÉLECTRONIQUE NUMÉRIQUE AVANCÉE

ÉLECTRONIQUE NUMÉRIQUE AVANCÉE ÉLECTRONIQUE NUMÉRIQUE AVANCÉE Filière : InfoTronique Chap. 5 : Architecture des circuits programmables et FPGA Dr. Abdelhakim Khouas Email : akhouas@hotmail.com Département de Physique Faculté des Sciences

Plus en détail

AVATAR. Un profil SysML temps réel outillé

AVATAR. Un profil SysML temps réel outillé AVATAR Un profil SysML temps réel outillé Ludovic Apvrille, Pierre de Saqui-Sannes ludovic.apvrille@telecom-paristech.fr pdss@isae.fr SysML France, 6 décembre 2010 Agenda De TURTLE à AVATAR Le langage

Plus en détail

Cours FPGA 02/01/2014. L architecture SOPC Des FPGAs

Cours FPGA 02/01/2014. L architecture SOPC Des FPGAs L architecture SOPC Des FPGAs 1 Ce document aborde l architecture moderne des FPGA et notamment la technologie SOPC (system on programmable chip). Cette technologie SOPC permet d associer des structures

Plus en détail

Security of the IoT. Christine HENNEBERT Avril 2014 Laboratory Security of Connected Objects and Systems CEA GRENOBLE LETI/DSIS/STCS/LSOC

Security of the IoT. Christine HENNEBERT Avril 2014 Laboratory Security of Connected Objects and Systems CEA GRENOBLE LETI/DSIS/STCS/LSOC Security of the IoT Christine HENNEBERT Avril 2014 Laboratory Security of Connected Objects and Systems CEA GRENOBLE LETI/DSIS/STCS/LSOC Two modern definitions of the IoT L internet des objets est un réseau

Plus en détail

Programme Quai d'orsay-entreprises. Annexe 1 de l'appel à candidatures 2010-2011 : Tableau des formations proposées

Programme Quai d'orsay-entreprises. Annexe 1 de l'appel à candidatures 2010-2011 : Tableau des formations proposées Formations proposées en 2010-2011 par les 10 établissements partenaires Coût, répartition de la bourse de 13 000, logement Pour plus d'informations : http://academia.thalesgroup.com FORMATIONS SCIENTIFIQUES

Plus en détail

VERIFICATION DE SOC SOUS VELOCE

VERIFICATION DE SOC SOUS VELOCE VERIFICATION DE SOC SOUS VELOCE Fabrice Muller (1), Gilles Jacquemod (1), Rachid Bouchakour (2) Pôle CNFM PACA Polytech Nice-Sophia (1), Polytech Marseille (2) 1.1 Introduction La vérification des SoC

Plus en détail

Pôle éolien en Picardie : Contribution du pôle universitaire de Saint-Quentin

Pôle éolien en Picardie : Contribution du pôle universitaire de Saint-Quentin Pôle éolien en Picardie : Contribution du pôle universitaire de Saint-Quentin Valéry BOURNY INSSET, 48 Rue Raspail, 02100 Saint-Quentin valery.bourny@u-picardie.fr Jeudi 21 octobre 2010, Région Picardie

Plus en détail

MOBILIS 2014 Véhicule autonome Quelles foncjons automajser en priorité?

MOBILIS 2014 Véhicule autonome Quelles foncjons automajser en priorité? MOBILIS 2014 Véhicule autonome Quelles foncjons automajser en priorité? Technologies sans- fil pour le véhicule autonome lionel.rudant@cea.fr Technologies sans- fil pour le véhicule autonome Réseau de

Plus en détail

Fiche de poste. UNIVERSITE DE BRETAGNE SUD (préciser si IUT) Poste n 0134. 02 97 87 66 30 02 97 87 66 35 e-mail : drh.ens@listes.univ-ubs.

Fiche de poste. UNIVERSITE DE BRETAGNE SUD (préciser si IUT) Poste n 0134. 02 97 87 66 30 02 97 87 66 35 e-mail : drh.ens@listes.univ-ubs. Fiche de poste UNIVERSITE DE BRETAGNE SUD (préciser si IUT) Poste n 0134 Corps : Sections : Profil : Localisation : Etat du poste : Maître de conférences 27 informatique IUT de Vannes Vacant Article de

Plus en détail

Capteurs Numériques pour la Gestion de Variations sur Circuits Logiques Programmables

Capteurs Numériques pour la Gestion de Variations sur Circuits Logiques Programmables Capteurs Numériques pour la Gestion de Variations sur Circuits Logiques Programmables Florent Bruguier, Pascal Benoit et Lionel Torres LIRMM, CNRS - Université de Montpellier 2 161 rue Ada, 34392 Montpellier,

Plus en détail