Guide d utilisation des outils de conception VHDL - FPGA Eduardo Sanchez EPFL - LSL 2003

Save this PDF as:
 WORD  PNG  TXT  JPG

Dimension: px
Commencer à balayer dès la page:

Download "Guide d utilisation des outils de conception VHDL - FPGA Eduardo Sanchez EPFL - LSL 2003"

Transcription

1 Guide d utilisation des outils de conception VHDL - FPGA Eduardo Sanchez EPFL - LSL 2003 Guide des outils de conception Page 1 Eduardo Sanchez

2 Exemple de programme VHDL: Une ALU 8 bits C est une ALU très simple, avec seulement deux opérations possibles, choisies à l aide de la variable de contrôle OPALU: OPALU opération 0 A + B 1 A - B Les deux entrées (ENTREEA et ENTREEB) ainsi que le résultat (RESULTAT) sont des variables à 8 bits. L opération de soustraction produit un flag qui est chargé dans un registre si la variable de contrôle LDFLAG est active. ENTREEA ENTREEB CLK RESET INALU OPALU LDFLAG FLAG RESULTAT OPALU ENTREEB 0 ENTREEA 0 1 INALU VRAIB ZERO ALU LDFLAG RESET FLAG RESULTAT CLK Guide des outils de conception Page 2 Eduardo Sanchez

3 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity alu is port (clk : in std_logic; reset, inalu, opalu, ldflag : in std_logic; flag : out std_logic; entreea, entreeb : in std_logic_vector(7 downto 0); resultat : out std_logic_vector(7 downto 0)); end alu; architecture synt of alu is signal vraib : std_logic_vector(7 downto 0); signal zero : std_logic; begin process (entreeb, inalu) begin if inalu='0' then vraib <= entreeb; else vraib <= (others => '0'); end if; end process; process (opalu, entreea, vraib) variable bidon : std_logic_vector(7 downto 0); begin zero <= '0'; if opalu='0' then resultat <= entreea + vraib; else bidon := entreea - vraib; resultat <= bidon; if (bidon = " ") then zero <= '1'; end if; end if; end process; process (clk, reset) begin if reset='0' then flag <= '0'; else if (clk'event and clk='1') then if ldflag='1' then flag <= zero; end if; end if; end if; end process; end synt; Guide des outils de conception Page 3 Eduardo Sanchez

4 Simulation VHDL avec ModelSim (avant placement - routage du circuit FPGA) Démarrer l application ModelSim: Start Programs ModelSim SE 5.7d ModelSim Deux fenêtres s affichent: la fenêtre de contrôle, tableau de bord de la application, et une fenêtre de bienvenue. (Si cette dernière fenêtre n apparaît pas, vous pouvez l appeler depuis le menu Help Welcome Menu). Le bouton Jumpstart de la fenêtre de bienvenu permet l affichage d une nouvelle fenêtre qui facilite le choix de la première commande à exécuter (en général, créer un nouveau projet ou ouvrir un ancien projet). Guide des outils de conception Page 4 Eduardo Sanchez

5 Créer un projet, en indiquant son emplacement et son nom: L emplacement du projet est un dossier (directory) créé à l avance par vos soins. Les fichiers VHDL à compiler et à simuler doivent se trouver à l intérieur de ce dossier. En créant un projet, ModelSim crée en fait un fichier, au nom du projet et avec l extension.mpf, et la bibliothèque (library) de travail (work). Dans notre exemple, après la création du projet alu, dans le dossier Manuel, nous aurons un nouveau dossier work (la bibliothèque de travail) et un nouveau fichier alu.mpf (des informations sur le projet, internes à ModelSim). Nous devons maintenant créer notre fichier VHDL alu.vhd à l intérieur du dossier Manuel. Créer le fichier VHDL de travail: un nouveau dialogue nous permet la création d un fichier source, ou l ajout dans le projet d un ou plusieurs fichiers source déjà existants. Guide des outils de conception Page 5 Eduardo Sanchez

6 Si nous choisissons de créer un nouveau fichier source, un dialogue nous demande son nom: Après fermeture des dialogues, la fenêtre de contrôle est disponible: barre d outils barre de menus fichiers source écriture des commandes et affichage des résultats Guide des outils de conception Page 6 Eduardo Sanchez

7 Les commandes du simulateur peuvent être exécutées depuis la barre de menus, depuis la barre d outils ou en les écrivant dans la fenêtre de contrôle. Un éditeur de fichiers source VHDL est appelé en cliquant deux fois sur le nom du fichier: Compiler les programmes VHDL dans la bibliothèque work: Tools Compile ou icône Compile sur la barre d outils: Les fichiers doivent être compilés dans le bon ordre hiérarchique, de bas en haut. Démarrer la simulation: Simulate Simulate... ou icône Simulate sur la barre d outils: Guide des outils de conception Page 7 Eduardo Sanchez

8 Un dialogue apparaît, qui permet de choisir l architecture à simuler, à l intérieur de la bibliothèque work : Afficher toutes les fenêtres de simulation: View All Windows Guide des outils de conception Page 8 Eduardo Sanchez

9 Déplacer de la fenêtre signals vers la fenêtre wave tous les signaux que l on veut suivre en simulation. Guide des outils de conception Page 9 Eduardo Sanchez

10 Si nécessaire, modifier la base pour l affichage des valeurs numériques des signaux. Pour passer à la base hexadécimale, par exemple, il faut sélectioner le signal voulu et exécuter la commande: Format Radix Hexadecimal Exécuter les commandes de simulation. Ceci peut être fait en les écrivant dans la fenêtre de commande ou en exécutant un script: do NomDuScript Un exemple de script de commande pour l ALU du chapitre précédent est le suivant: force clk 0 0, repeat 80 force start 1 0, 0 60 force entreea 16#39 0, 16#0 60, 16# force inalu 0 0, 1 60, force entreeb 16#12 0, 16# force opalu 1 0, 0 140, force ldflag 0 0, 1 60 run 300 ns Où la commande force sert à initialiser un signal, à l aide de trois paramètres: le nom du signal, sa valeur et le temps où cette valeur est affectée. Il est possible de donner plusieurs valeurs, en les séparant par des virgules. Et l option repeat n indique que la suite de valeurs précédentes sera répétée chaque n nanosecondes. Le préfixe 16# indique que la valeur est donnée en hexadécimal. Le résultat de cette simulation est illustré par la figure suivante: Guide des outils de conception Page 10 Eduardo Sanchez

11 Synthèse avec Leonardo Démarrer l application Leonardo Spectrum: Start Programs Leonardo Spectrum LS2002e_16 LeonardoSpectrum LS2002e_16 barre d outils Exécuter le wizard depuis la barre d outils: Guide des outils de conception Page 11 Eduardo Sanchez

12 Choisir la cible de la synthèse: type de circuit (FPGA), fabricant (Altera), numéro du circuit (EP20K200EFC484), vitesse (-2X): Choisir le dossier (directory) de travail, le fichier VHDL à synthétiser et le type de codage pour les machines séquentielles: Guide des outils de conception Page 12 Eduardo Sanchez

13 Spécifier la vitesse voulue de fonctionnement (fréquence d horloge: 33MHz): Spécifier le format de sortie de la netlist (le format par défaut, Auto, produit un fichier en format EDIF) Guide des outils de conception Page 13 Eduardo Sanchez

14 Prenez note du nom du fichier de sortie. Le bouton Finish du dialogue précédent termine l introduction des données et démarre la synthèse. Les résultats sont affichés dans la fenêtre principale (faire attention aux éventuels warnings et messages d erreurs). utilisation du FPGA fréquence d horloge Guide des outils de conception Page 14 Eduardo Sanchez

15 Le fichier VHDL peut être modifié directement dans Leonardo: il suffit de cliquer sur un message d erreur pour ouvrir une fenêtre avec le code source. Dans ce cas, après correction on doit relancer le wizard Afficher le logigramme généré en cliquant sur le bouton View RTL Schematic de la barre d outils Sauver le projet: Guide des outils de conception Page 15 Eduardo Sanchez

16 File Save Project Guide des outils de conception Page 16 Eduardo Sanchez

17 Carte de développement Altera Pour l implémentation de nos systèmes, nous utiliserons la carte de développement d Altera (Excalibur Development Kit), qui est équipée d un circuit FPGA EP20K200EFC484-2X (l équivalent de 200'000 portes disponibles, plus 106'496 bits de RAM). Plusieurs des entrées/sorties du FPGA sont disponibles pour l utilisateur : onze pins du connecteur JP12. Le numéro du pin correspondant du FPGA est indiqué sur la figure suivante (le pin 5 du connecteur JP12 est connecté, par exemple, au pin R18 du FPGA). Le connecteur JP12 fournit en plus les signaux d alimentation (GND et +5V) Guide des outils de conception Page 17 Eduardo Sanchez

18 vingt-neuf pins du connecteur JP11. Le numéro du pin correspondant du FPGA est indiqué sur la figure suivante (le pin 15 du connecteur JP11 est connecté, par exemple, au pin N17 du FPGA). Le connecteur JP11 fournit en plus plusieurs signaux de terre (GND) un affichage 7 segments à deux caractères. Le numéro du pin du FPGA connecté à chaque segment de l affichage est donné à la figure suivante. Un segment s allume lorsqu un 0 est envoyé sur la sortie correspondante du FPGA Guide des outils de conception Page 18 Eduardo Sanchez

19 un bloc à 8 interrupteurs (SW1). Le numéro du pin du FPGA connecté à chaque interrupteur est donné à la figure suivante. Le FPGA voit un 1 lorsque l interrupteur correspondant est à la position OPEN cinq boutons poussoirs (SW3, SW4, SW5, SW6, SW7) et deux LEDs (LED1 et LED2). Le numéro du pin du FPGA connecté à un bouton ou un LED est donné à la figure suivante. Le FPGA voit un zéro lorsque le bouton correspondant est pressé. Les LEDs s allument lorsqu un 1 est envoyé à la sortie correspondante du FPGA. Le bouton SW3 est marqué CLEAR, mais sa fonction dépend entièrement de l utilisateur (il est connecté à l entrée N7 du FPGA) Le bouton poussoir SW2 est un power-on reset: chaque fois qu il est pressé, le système reçoit un reset général et le FPGA est chargé avec la configuration par défaut stocké dans la mémoire Flash (le processeur Nios 32 bits). Guide des outils de conception Page 19 Eduardo Sanchez

20 Le chargement de la configuration externe du FPGA se fait via le câble ByteBlasterMV, reliant le connecteur JP3 de la carte (placé à côté du connecteur RS232) avec un port parralèle du PC. Un circuit d horloge interne fournit un signal 33MHz, connecté au pin L6 du FPGA. Le même signal est disponible à l extérieur via le pin 9 du connecteur JP13. D autres caractéristiques de la carte sont principalement utilisables en combinaison avec le processeur Nios: 1 Mbyte de mémoire Flash (512K x 16) 256 Kbytes de mémoire RAM statique (deux circuits 64K x 16) un connecteur RS232 un connecteur SODIMM, compatible avec des modules de mémoire dynamique deux connecteurs de type PCI Guide des outils de conception Page 20 Eduardo Sanchez

21 Placement-routage du FPGA avec Quartus II Démarrer l application Quartus II: Start Programs Altera Quartus II 2.2 Créer un nouveau projet: File New Project Wizard... Introduire le nom du dossier (directory) de travail, le nom du projet et le nom du fichier.edf à placer-router: Guide des outils de conception Page 21 Eduardo Sanchez

22 Sélectionner les autres fichiers à inclure dans le projet (s ils existent): Sélectionner ModelSim comme outil de simulation: Sélectionner le type de circuit (EP20K200EFC484-2X) Indiquer le brochage (pinout) du système: il faut associer chaque entrée/sortie de l entité (entity) au plus haut niveau avec l un des pins du FPGA disponibles à l extérieur (voir le chapitre sur la carte de développement d Altera pour les détails) Guide des outils de conception Page 22 Eduardo Sanchez

23 Assignments Assign Pins... Dans ce dialogue, on fait l affectation de chaque port de l entité VHDL avec l un des pins du FPGA: on sélectionne le pin, on écrit le nom et on presse le bouton Add. Pour notre exemple, une affectation possible est la suivante: Nom du port Numéro du pin FPGA clk L6 horloge interne à 33MHz reset N7 bouton CLEAR inalu R18 pin 5 du connecteur JP12 opalu U21 pin 7 du connecteur JP12 ldflag U1 pin 9 du connecteur JP12 entreea[0] L15 pin 3 du connecteur JP11 entreea[1] N19 pin 5 du connecteur JP11 entreea[2] M3 pin 7 du connecteur JP11 entreea[3] U5 pin 9 du connecteur JP11 entreea[4] L14 pin 13 du connecteur JP11 entreea[5] N17 pin 15 du connecteur JP11 entreea[6] R3 pin 17 du connecteur JP11 entreea[7] P3 pin 21 du connecteur JP11 entreeb[0] Y10 interrupteur 1 de SW1 entreeb[1] U12 interrupteur 2 de SW1 entreeb[2] P11 interrupteur 3 de SW1 entreeb[3] V10 interrupteur 4 de SW1 entreeb[4] U10 interrupteur 5 de SW1 entreeb[5] T10 interrupteur 6 de SW1 entreeb[6] U9 interrupteur 7 de SW1 Guide des outils de conception Page 23 Eduardo Sanchez

24 entreeb[7] V9 interrupteur 8 de SW1 flag P18 pin 32 du connecteur JP11 resultat[0] P19 pin 4 du connecteur JP11 resultat[1] R20 pin 6 du connecteur JP11 resultat[2] N1 pin 8 du connecteur JP11 resultat[3] M2 pin 10 du connecteur JP11 resultat[4] T20 pin 14 du connecteur JP11 resultat[5] T21 pin 16 du connecteur JP11 resultat[6] P1 pin 18 du connecteur JP11 resultat[7] M15 pin 28 du connecteur JP11 Remarquez l utilisation des crochets en lieu et place des parenthèses, pour les noms des ports: c est une exigence de Quartus, contraire à la syntaxe VHDL. Démarrer le processus de placement-routage, à l aide de la commande: Processing Start Compilation ou du bouton Start Compilation de la barre d outils: A la fin du processus, un rapport est affiché, avec lers résultats du placement-routage : Guide des outils de conception Page 24 Eduardo Sanchez

25 A ce point, le fichier alu.sof contient la configuration du FPGA. Pour charger cette configuration, il faut connecter la carte de développement Altera au port parallèle du PC, à l aide du câble ByteBlasterMV. Ensuite, on sélectionne la commande: Tools Programmer ou on presse le bouton Programmer de la barre d outils: Le dialogue suivant apparaît: Presser sur le bouton Add File pour ajouter le fichier de configuration alu.sof. Sélectionner alors Program/Configure. Si, en haut du dialogue, le type de matériel de programmation n est pas ByteBlasterMV, il faut presser le bouton Setup et le sélectionner dans le nouvel dialogue. Finalement, il faut presser le bouton Start. Après quelques secondes, le FPGA est configuré et vous pouvez tester votre système Guide des outils de conception Page 25 Eduardo Sanchez

26 Guide des outils de conception Page 26 Eduardo Sanchez

27 Simulation VHDL avec ModelSim (après placement - routage du circuit FPGA) L application Quartus, lors du placement-routage, a créé un ensemble de fichiers pour préparer la simulation avec les vrais retards. Ces fichiers sont placés dans le dossier: <DossierDuProjet>\simulation\modelsim Le fichier alu.vho contient la nouvelle description VHDL à simuler et le fichier alu_vhd.sdo contient les retards. La simulation a besoin en plus d une description du FPGA, fournie par Altera dans les fichiers: <DisqueDur>:\quartus\eda\sim_lib\apex20ke_atoms.vhd et <DisqueDur>:\quartus\eda\sim_lib\apex20ke_components.vhd Pour la nouvelle simulation, il faut créer un nouveau projet, à l intérieur du même dossier de la simulation précédente. Démarrer l application ModelSim: Start Programs ModelSim SE 5.7d ModelSim Créer le nouveau projet: File New Project... Donner un nouveau nom au projet et vérifier que l emplacement est le même du projet précédent et que la librairie par défaut est work Ajouter au projet les trois fichiers VHDL mentionés au point 1: apex20ke_atoms.vhd, apex20ke_components.vhd et alu.vho: Guide des outils de conception Page 27 Eduardo Sanchez

28 Créer la bibliothèque apex20ke, en la reliant à work: File New Library... Guide des outils de conception Page 28 Eduardo Sanchez

29 Compiler les fichiers VHDL, dans l ordre suivant: apex20ke_atoms.vhd apex20ke_components.vhd alu.vho Avant de compiler, il faut vérifier que le compilateur accepte la syntaxe Pour cela, il faut sélectionner les noms des trois fichiers dans la fenêtre de contrôle de ModelSim et cliquer sur le bouton droit de la souris, pour choisir les propriétés des fichiers: Démarrer la simulation (icône Simulate): Pour commencer, il faut ajouter le fichier des retards, alu_vhd.sdo: Guide des outils de conception Page 29 Eduardo Sanchez

30 Ensuite, il faut charger l architecture que l on veut simuler: Afficher toutes les fenêtres de simulation: View All Guide des outils de conception Page 30 Eduardo Sanchez

31 Déplacer dès la fenêtre signals vers la fenêtre wave tous les signaux que l on veut suivre en simulation. Il peut être nécessaire de changer de module dans la fenêtre structure pour voir apparaître à la fenêtre signals les signaux recherchés. Guide des outils de conception Page 31 Eduardo Sanchez

32 Exécuter les commandes de simulation. Ceci peut être fait en les écrivant dans la fenêtre de commande ou en exécutant un script: do NomDuScript Un exemple de script de commande pour l ALU de notre exemple est le suivant: force clk 0 0, repeat 80 force start 1 0, 0 60 force entreea 16#39 0, 16#0 60, 16# force inalu 0 0, 1 60, force entreeb 16#12 0, 16# force opalu 1 0, 0 140, force ldflag 0 0, 1 60 run 300 ns Le résultat de cette simulation est illustré par la figure suivante: Guide des outils de conception Page 32 Eduardo Sanchez

33 Ces résultats de simulation sont différents de ceux obtenus avant le placement-routage: les retards sont maintenant visibles, notamment dans le bus resultat et le signal flag. Guide des outils de conception Page 33 Eduardo Sanchez

Guide d utilisation des outils de conception VHDL - FPGA

Guide d utilisation des outils de conception VHDL - FPGA Guide d utilisation des outils de conception VHDL - FPGA Eduardo Sanchez EPFL - LSL 2000 Guide des outils de conception Page 1 Eduardo Sanchez Exemple de programme VHDL: Une ALU 8 bits C est une ALU très

Plus en détail

Introduction à Quartus II et ModelSim

Introduction à Quartus II et ModelSim Introduction à Quartus II et ModelSim 1 Introduction Ce laboratoire a pour but de vous initier aux logiciels Quartus II et ModelSim. Après l avoir suivi, vous serez capable de modéliser un schéma logique

Plus en détail

TD1 PRISE EN MAIN DU FLOT DE CONCEPTION

TD1 PRISE EN MAIN DU FLOT DE CONCEPTION TD1 PRISE EN MAIN DU FLOT DE CONCEPTION Quartus II Objectif : L objectif de ce TD est de prendre en main les outils de conception Quartus. Vous allez apprendre dans ce TD un flow de conception de type

Plus en détail

Annexe 2 : Programmation d un FPGA Xilinx

Annexe 2 : Programmation d un FPGA Xilinx Annexe 2 : Programmation d un FPGA Xilinx Objectifs: Les buts de ce TP sont: Se familiariser avec l ISE 7.1. Décrire un circuit numérique l'aide d'une description VHDL et l'intégrer au projet; Synthétiser

Plus en détail

Exemple: Un processeur 8 bits

Exemple: Un processeur 8 bits Exemple: Un processeur 8 bits Laboratoire de Systèmes Logiques Les processeurs Deux éléments sont nécessaires pour réaliser un traitement d information: un algorithme (séquence d opérations) les ressources

Plus en détail

Exemple de code VHDL pour un compteur connecte a un afficheur 7-segments

Exemple de code VHDL pour un compteur connecte a un afficheur 7-segments Exemple de code VHDL pour un compteur connecte a un afficheur 7-segments Dans cet exemple, nous allons faire un compteur qui compte de 0 a 9 et qui envoie la valeur de son compte a un afficheur a 7 segments.

Plus en détail

Option Introduction à la modélisation et à la vérification des systèmes numériques Planche de TP n 4

Option Introduction à la modélisation et à la vérification des systèmes numériques Planche de TP n 4 Université Joseph Fourier Année 2014/2015 Master 1 Informatique Option Introduction à la modélisation et à la vérification des systèmes numériques Planche de TP n 4 Synthèse FPGA avec Quartus (http://www.altera.com/)

Plus en détail

* Rappel : sous ALTIUM la feuille de schéma «TOP.SchDoc» est en haut du projet, c est le «TOP LEVEL».

* Rappel : sous ALTIUM la feuille de schéma «TOP.SchDoc» est en haut du projet, c est le «TOP LEVEL». 0 Présentation du TP : Pré-requis : durée estimée : Objectif : Avoir suivi le TP_description_schématic_compteur-FPGA 2 heures Implanter une fonction écrite en VHDL dans un FPGA. Visualiser depuis le PC

Plus en détail

1 - Qu est ce qu un circuit programmable?? 2 - Les circuits analogiques. 3 - Les circuits numériques. 4 -Un exemple de circuit numérique. 4.

1 - Qu est ce qu un circuit programmable?? 2 - Les circuits analogiques. 3 - Les circuits numériques. 4 -Un exemple de circuit numérique. 4. 1 - Qu est ce qu un circuit programmable?? 2 - Les circuits analogiques. 3 - Les circuits numériques. 4 -Un exemple de circuit numérique. 4.1 - L écriture du code de programmation. 4.2 - La simulation

Plus en détail

TP3 : Compteur Hexadécimal

TP3 : Compteur Hexadécimal TP3 : Compteur Hexadécimal Introduction : En logique séquentielle, les sorties ne dépendent pas seulement des entrées, mais également des séquences des entrées passées. Pour ce faire, le circuit utilise

Plus en détail

TD 2 LOGIQUE PROGRAMMABLE VHDL

TD 2 LOGIQUE PROGRAMMABLE VHDL ISET DE GABES AU 2014/2015 sem 2 AII N5 TD 2 LOGIQUE PROGRAMMABLE VHDL EXERECICE 1 : 1. Dessiner la «boîte noire» correspondante à l entité suivante. LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL; -- Pour

Plus en détail

Electronique Programmée Initiation (EL 31 SP) Mme Sorore BENABID

Electronique Programmée Initiation (EL 31 SP) Mme Sorore BENABID Electronique Programmée Initiation (EL 31 SP) Mme Sorore BENABID Plan Contenu du cours Déroulement du cours et évaluation Cours 1 : Introduction à la logique programmée et les circuits FPGA Cours 2 : Introduction

Plus en détail

TP1 - Systèmes embarqués / FPGA

TP1 - Systèmes embarqués / FPGA TP1 - Systèmes embarqués / FPGA Un système embarqué est une carte électronique programmable dédiée à une tâche bien précise. C est un ensemble matériel et logiciel qui applique souvent les techniques du

Plus en détail

Projets IMA3 - Filière systèmes communicants Introduction au FPGA Spartan 3

Projets IMA3 - Filière systèmes communicants Introduction au FPGA Spartan 3 2009 / 2010 Projets IMA3 - Filière systèmes communicants Introduction au FPGA Spartan 3 Alexandre Boé, Nicolas Wichmann, Thomas Vantroys, Xavier Redon Présentation de la carte Leds Port de FPGA programmation

Plus en détail

PARCOURS DE FORMATION SIN FPGA. Formation des enseignants. Spécialité SIN du baccalauréat STI2D

PARCOURS DE FORMATION SIN FPGA. Formation des enseignants. Spécialité SIN du baccalauréat STI2D PARCOURS DE FORMATION SIN FPGA Formation des enseignants. Spécialité SIN du baccalauréat STI2D Christian Dupaty Professeur de génie électrique Lycée Fourcade 13120 Gardanne christian.dupaty@ac-aix-marseille.fr

Plus en détail

Tutoriel du logiciel

Tutoriel du logiciel dspicdem2 MPLAB 8.0 ICD3 dspic30f3014 Carte d'interface LEnsE Carte de développement Logiciel de Tutoriel du logiciel développement Programmeur MPLAB IDE 8 de Microchip Carte d'interface Composant version

Plus en détail

Introduction au VHDL

Introduction au VHDL Introduction au VHDL Philippe Meyne philippe.meyne@univ-paris12.fr Structure du langage VHDL Langage parallèle / concurrent Langage de description d'application séquentielle Plusieurs niveaux de description

Plus en détail

Cours VHDL - IV. L3-S6 - Université de Cergy-Pontoise. Laurent Rodriguez Benoît Miramond

Cours VHDL - IV. L3-S6 - Université de Cergy-Pontoise. Laurent Rodriguez Benoît Miramond Cours VHDL - IV L3-S6 - Université de Cergy-Pontoise Laurent Rodriguez Benoît Miramond Plan du cours I Historique de conception des circuits intégrés - HDL - Modèles de conceptions - VHDL - Les modèles

Plus en détail

Première utilisation de la carte DE2

Première utilisation de la carte DE2 La carte DE2 (Develoment and Education Board), construite autour d un FPGA Altera Cyclone II 2C35, permet de nombreuses applications, grâce aux circuits annexes implantés (mémoires, afficheurs, CODEC,

Plus en détail

Laboratoire de Sciences Industrielles pour l Ingénieur

Laboratoire de Sciences Industrielles pour l Ingénieur énergies d entrée consignes Laboratoire de Sciences Industrielles pour l Ingénieur S4 - Comportement des systèmes S43 - Modélisation des systèmes multi-physiques S4312 Comportement des systèmes logiques

Plus en détail

MPLABX / XC8 / XC16. EITI / ProTIS. Microchip / Tutoriel. LEnsE. Année universitaire

MPLABX / XC8 / XC16. EITI / ProTIS. Microchip / Tutoriel. LEnsE. Année universitaire EITI / ProTIS MPLABX / XC8 / XC16 Microchip / Tutoriel LEnsE Laboratoire d Enseignement Expérimental Année universitaire 2016-2017 Ce tutoriel est basé sur les versions 3.15 de MPLABX, 1.35 de XC8 et 1.25

Plus en détail

INF1500 : Logique des systèmes numériques

INF1500 : Logique des systèmes numériques INF1500 : Logique des systèmes numériques Cours 8: Machines à états Moore et Mealy Sylvain Martel - INF1500 1 Procédure d analyse d un circuit séquentiel La procédure pour analyser un circuit séquentiel

Plus en détail

Le langage VHDL. Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne

Le langage VHDL. Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne Le langage VHDL Laboratoire de Systèmes Logiques VHSIC Very High-Speed Integrated Circuits VHDL Hardware Description Language Langage formel pour la spécification des systèmes digitaux, aussi bien au niveau

Plus en détail

Travaux pratiques d électronique : Électronique digitale S. Orsi, J.A. Aguilar, V. Boccone Lundi 11 novembre 2013

Travaux pratiques d électronique : Électronique digitale S. Orsi, J.A. Aguilar, V. Boccone Lundi 11 novembre 2013 Travaux pratiques d électronique : Électronique digitale S. Orsi, J.A. Aguilar, V. Boccone Lundi 11 novembre 2013 Ce labo a pour but de comprendre comment connecter de simples dispositifs d entrée/sortie

Plus en détail

Version 1.0. Notice d emploi. TiAxolutedisplay. Logiciel de configuration Axolute Video Display 11/07-01 PC

Version 1.0. Notice d emploi. TiAxolutedisplay. Logiciel de configuration Axolute Video Display 11/07-01 PC Version 1.0 11/07-01 PC Notice d emploi TiAxolutedisplay Logiciel de configuration Axolute Video Display 3 INDEX 1. Conditions requises Hardware et Software page 4 2. Installation page 4 3. Concepts de

Plus en détail

Note d application Utilisation de MPLAB

Note d application Utilisation de MPLAB 0 Note d application Utilisation de MPLAB Réalisée par : GE3 Année universitaire 2007 /2008 1 Sommaire 1) Présentation de MPLAB..... 2 2) Créer un projet..... 2 2-1) Lancement du «Wizard» 3 2-2) Choix

Plus en détail

NiceMemMaster Guide D'utilisateur

NiceMemMaster Guide D'utilisateur NiceMemMaster Guide D'utilisateur Edition Française Rev-1112 2012 Euro Plus d.o.o. All rights reserved. Euro Plus d.o.o. Poslovna cona A 2 SI-4208 Šenčur, Slovenia tel.: +386 4 280 50 00 fax: +386 4 233

Plus en détail

TP N 8 : Utilisation du NIOS

TP N 8 : Utilisation du NIOS TP N 8 : Utilisation du NIOS 2006-2007 Attention! La taille des projets sous Quartus/SOPC-Builder est énorme : comptez entre 30 et 40Mo par projet. Il est donc très fortement conseillé de faire le ménage

Plus en détail

D'identifier les signaux externes qui seront associés aux pattes du FPGA grâce à l'outil add I/O marker.

D'identifier les signaux externes qui seront associés aux pattes du FPGA grâce à l'outil add I/O marker. de relier ce bus flottant aux modules compteur D'identifier les signaux externes qui seront associés aux pattes du FPGA grâce à l'outil add I/O marker. Pour un bus le nom du noeud doit se faire de la façon

Plus en détail

Cours «Conception de systèmes numériques» Eduardo Sanchez EPFL-IC. Laboratoire 1 Introduction aux outils Quartus II et ModelSim

Cours «Conception de systèmes numériques» Eduardo Sanchez EPFL-IC. Laboratoire 1 Introduction aux outils Quartus II et ModelSim 1. Introduction Cours «Conception de systèmes numériques» Eduardo Sanchez EPFL-IC Laboratoire 1 Introduction aux outils Quartus II et ModelSim Ce laboratoire a pour but de vous initier aux outils logiciels

Plus en détail

Laboratoire Systèmes en temps réel

Laboratoire Systèmes en temps réel Département de génie électrique Auteur : Pascal Poirier Professeur : Jean-Marc Beaulieu Laboratoire Systèmes en temps réel Présentation de la carte de développement STK-500 Présentation de la carte de

Plus en détail

Universal Asynchronous Receiver Transmitter Liaison série asynchrone

Universal Asynchronous Receiver Transmitter Liaison série asynchrone Universal Asynchronous Receiver Transmitter Liaison série asynchrone Nous allons nous intéresser à un composant UART permettant de transmettre et recevoir des données à travers un port série standard RS232.

Plus en détail

Introduction. Installation

Introduction. Installation Principe / Technologie Introduction Le terminal radio permet de saisir et consulter en temps réel vos informations grâce à la transmission radio fréquence des données (433 Mhz ou 2,4 Ghz). Basée sur la

Plus en détail

Chapitre N 1: Système d exploitation

Chapitre N 1: Système d exploitation Module N 2 : Logiciels Chapitre N 1 : système d exploitation (Windows) I. Définition Un système d exploitation est un logiciel qui permit la gestion du processeur et de sa relation avec les différents

Plus en détail

Intégration d un processeur spécialisé et de la logique Programmable au sein d un FPGA

Intégration d un processeur spécialisé et de la logique Programmable au sein d un FPGA Intégration d un processeur spécialisé et de la logique Programmable au sein d un FPGA 1) Problématique et objectifs L objectif de cette séance est d intégrer un processeur spécialisé (PS) avec la logique

Plus en détail

Installation du logiciel du HPP-22 sur un ordinateur PC fonctionnant sous Windows 7 64bits

Installation du logiciel du HPP-22 sur un ordinateur PC fonctionnant sous Windows 7 64bits Installation du logiciel du HPP-22 sur un ordinateur PC fonctionnant sous Windows 7 64bits La procédure ci-dessous, présente l installation du logiciel de gestion du HPP-22 sur un ordinateur PC fonctionnant

Plus en détail

TUTORIAL ModelSim VHDL

TUTORIAL ModelSim VHDL ÉCOLE NATIONALE SUPÉRIEURE de SCIENCES APPLIQUÉES et de TECHNOLOGIE TECHNOPOLE ANTICIPA LANNION UNIVERSITÉ DE RENNES 1 TUTORIAL ModelSim VHDL D. Chillet, E. Casseau Le 14 novembre 2008 LOGICIEL et SYSTÈME

Plus en détail

Utilisation de MPLAB

Utilisation de MPLAB 1) Présentation....1 2) Création d un nouveau projet....1 3) Ouverture d un projet existant...5 4) Définition / Contrôle des bits de configuration....6 5) Utilisation de MPLAB...7 5.1) La barre d outils

Plus en détail

EN201 : TP Inteface Lecteur MP3

EN201 : TP Inteface Lecteur MP3 EN20 : TP Inteface Lecteur MP3. Présentation de la carte NEXYS 4 : Le circuit à configurer est un FPGA Xilinx Artix 7 qui est inséré au sein d une carte NEXYS4 commercialisée par la société Digilent. La

Plus en détail

Contrôle d instruments avec LabVIEW. Cours LabVIEW ENSPS J2 V

Contrôle d instruments avec LabVIEW. Cours LabVIEW ENSPS J2 V Contrôle d instruments avec LabVIEW 1 1 Objectif de la séance Piloter des instruments électroniques de laboratoire pour la mesure sur circuit en utilisant un contrôleur GPIB 2 2 Contrôle d instruments

Plus en détail

Sommaire. Introduction. 1. Création d un nouveau projet p5

Sommaire. Introduction. 1. Création d un nouveau projet p5 Sommaire Sommaire Introduction p2 1. Création d un nouveau projet p5 2. Saisie d un schéma structurel p7 2.1. Les symboles p7 2.2. Les liaisons p8 2.3. Nommer un fil p8 2.4. Créer un bus p8 2.5. Les labels

Plus en détail

COMMENT USINER UNE PIECE EN 2D½ AVEC GRAVPLUS 2000 D APRES UNE MAQUETTE NUMERIQUE REALISEE SUR SOLIDWORKS

COMMENT USINER UNE PIECE EN 2D½ AVEC GRAVPLUS 2000 D APRES UNE MAQUETTE NUMERIQUE REALISEE SUR SOLIDWORKS COMMENT USINER UNE PIECE EN 2D½ AVEC GRAVPLUS 2000 D APRES UNE MAQUETTE NUMERIQUE REALISEE SUR SOLIDWORKS Nous prendrons pour illustrer la démarche, la réalisation d un porte-clefs simple. 1 ) Ouvrir le

Plus en détail

Introduction au dessin de masque avec L-Edit

Introduction au dessin de masque avec L-Edit Introduction au dessin de masque avec L-Edit 1 Introduction L-Edit est un outil de conception de circuits intégrés. Seul le module de dessin est décrit brièvement dans cette introduction. Ces pages d introduction

Plus en détail

BTS PHOTONIQUE TS1 GOP 2003/04 TP réalisé en 6 heures. Programmation d un PIC par Flowcode

BTS PHOTONIQUE TS1 GOP 2003/04 TP réalisé en 6 heures. Programmation d un PIC par Flowcode 1 Programmation d un PIC par Flowcode 1 Présentation Ce TP permet d aborder la programmation d un microcontrôleur de type PIC 1 par l intermédiaire d un logiciel algorithmique. Un microcontrôleur est un

Plus en détail

Arborescence du disque dur

Arborescence du disque dur I Terminologie Les données utilisées sont stockées sous forme de fichiers rangés dans des dossiers. Chaque dossier peut lui-même contenir d autres dossiers. On parle alors de sous-dossiers. L ensemble

Plus en détail

Machines d état. Exemple 1 : moteur pas à pas à sens de rotation unique.

Machines d état. Exemple 1 : moteur pas à pas à sens de rotation unique. Machines d état Les machines d états permettent d effectuer la synthèse de systèmes numériques séquentiels, généralement synchrones (mais la synthèse de systèmes asynchrones est possible) à partir d un

Plus en détail

TP2 et TP3 Mini-Projet FPGA

TP2 et TP3 Mini-Projet FPGA TP2 et TP3 Mini-Projet FPGA Olivier ROMAIN 1 Conception d un fréquencemètre numérique à calibrage automatique I. Principe du fréquencemètre Un fréquencemètre numérique est un appareil qui permet de mesure

Plus en détail

PRODUCTION DE DOCUMENTS POUR LA FABRICATION D UN CIRCUIT IMPRIIME

PRODUCTION DE DOCUMENTS POUR LA FABRICATION D UN CIRCUIT IMPRIIME PRODUCTION DE DOCUMENTS POUR LA FABRICATION D UN CIRCUIT IMPRIIME Votre travail sera terminé lorsque vous aurez produit l ensemble des documents informatiques né cessaires à la fabrication d un circuit

Plus en détail

Éléments. d'analyses et de synthèses. électronique numérique

Éléments. d'analyses et de synthèses. électronique numérique Éléments d'analyses et de synthèses en électronique numérique Page 2 Sommaire 1 FONCTIONS COMBINATOIRES... 5 1.1 EXEMPLE... 5 1.2 EQUATIONS... 6 1.3 LA SYNTHÈSE «CLASSIQUE»...6 1.4 DESCRIPTION À L AIDE

Plus en détail

Partie I : Présentation du logiciel Automation Studio

Partie I : Présentation du logiciel Automation Studio Partie I : Présentation du logiciel Automation Studio 1- Installation d Automation Studio 5.6 : * Remarques : Assurer que vous êtes connecté en mode «Administrateur» sur le poste où Automation Studio sera

Plus en détail

ACTUALISATION AUTOMATIQUE : MODE EN LIGNE (Exemple : WINDOWS 7-32 bits)

ACTUALISATION AUTOMATIQUE : MODE EN LIGNE (Exemple : WINDOWS 7-32 bits) ACTUALISATION AUTOMATIQUE : MODE EN LIGNE (Exemple : WINDOWS 7-32 bits) Après avoir installé le logiciel pour PC de la TRS5000, le programme démarre automatiquement depuis l installateur lui-même (launch

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs Travaux pratiques N 2 Programmation Assembleur M68K - First Step Objectif de cette séance Le but de ce TP est d'introduire l édition, la compilation et la simulation avec EASy68K.

Plus en détail

Courrier Electronique

Courrier Electronique Courrier Electronique PLAN I. Introduction II. Configuration du courrier électronique local sous Windows 95 III.Configuration du bureau de poste IV. Courrier électronique sur un PC ou un ordinateur portable

Plus en détail

Etre capable de réaliser et simuler avec Quartus II un compteur en mode schématique Logiciels QuartusII Logique de base, architecture de FPGA

Etre capable de réaliser et simuler avec Quartus II un compteur en mode schématique Logiciels QuartusII Logique de base, architecture de FPGA Cyclone QuartusII design Cyclone Quartus base Quartus II - Schematic Objectif Moyens Préliminaire Théorie Matériel Durée Etre capable de réaliser et simuler avec Quartus II un compteur en mode schématique

Plus en détail

Paramétrage de TrainController 7.0 Gold pour le Décodeur de Plaque tournante TT-DEC avec les plaques tournantes Marklin ou Fleischmann

Paramétrage de TrainController 7.0 Gold pour le Décodeur de Plaque tournante TT-DEC avec les plaques tournantes Marklin ou Fleischmann Paramétrage de TrainController 7.0 Gold pour le Décodeur de Plaque tournante TT-DEC avec les plaques tournantes Marklin ou Fleischmann Traduction non officielle par Jean Dagron. Ne peut être vendue 1 Table

Plus en détail

LOGICIEL CONFIGURATOR (S009-50) Guide de démarrage rapide

LOGICIEL CONFIGURATOR (S009-50) Guide de démarrage rapide P a g e 1 LOGICIEL CONFIGURATOR (S009-50) Guide de démarrage rapide 1. Télécharger le logiciel Configurator depuis notre site Web http://www.mo-vis.com/en/support/downloads 2. Connectez le joystick mo-vis

Plus en détail

SIN : Maquettage d une solution en réponse à un cahier des charges

SIN : Maquettage d une solution en réponse à un cahier des charges SIN : Maquettage d une solution en réponse à un cahier des charges Module SIN 1.1 : Concevoir un système local et permettre le dialogue entre l homme et la machine Activité : TP3 IOWarrior Réalisation

Plus en détail

CLIMATE 5000 VRF. Carte passerelle (Modbus) pour raccordement à la télégestion du bâtiment BMS-MOD. Manuel d installation et d utilisation

CLIMATE 5000 VRF. Carte passerelle (Modbus) pour raccordement à la télégestion du bâtiment BMS-MOD. Manuel d installation et d utilisation CLIMATE 5000 VRF Carte passerelle (Modbus) pour raccordement à la télégestion du bâtiment BMS-MOD Manuel d installation et d utilisation 6720844918 (2015/07) BD-fr Nous vous remercions pour l achat de

Plus en détail

Workshop Arduino Arduino

Workshop Arduino Arduino Workshop Arduino Arduino 2015 The MathWorks, Inc. 1 Démarche de l ingénieur Modéliser Simuler Implémenter 2 Qu est-ce que Stateflow? Modéliser graphiquement et simuler une logique de décision Développer

Plus en détail

VHDL. Instructions séquentielles Logique séquentielle

VHDL. Instructions séquentielles Logique séquentielle VHDL Instructions séquentielles Logique séquentielle Logique séquentielle: le process Le mot clé PROCESS Syntaxe: MONETIQUETTE:process (signal1, signal2 etc) -- zone déclarative variable var1,var2: xxxxxxxx

Plus en détail

TP 2 : Programmation d un FPGA

TP 2 : Programmation d un FPGA TP 2 : Programmation d un FPGA Edition 2016 TP2 : Programmation d un FPGA 1 1 SOMMAIRE I. Préparation... Erreur! Signet non défini. II. Séance de TP... Erreur! Signet non défini. 1. Prise en main des outils...

Plus en détail

Document de formation pour une solution complète d automatisation Totally Integrated Automation (T I A) MODULE B6. Conversion STEP5 -> STEP7

Document de formation pour une solution complète d automatisation Totally Integrated Automation (T I A) MODULE B6. Conversion STEP5 -> STEP7 Document de formation pour une solution complète d automatisation Totally Integrated Automation (T I A) MODULE B6 Conversion STEP 5 => STEP 7 Documents de formation T I A Page 1 sur 21 Module B6 Ce document

Plus en détail

TP FPGA (1 ère partie)

TP FPGA (1 ère partie) B. HAJJI (1 ère partie) GE4 TP FPGA (1 ère partie) Un compte-rendu devra être fourni à l issue de la seconde séance de TP Exercice1 : Le but de ce premier exercice est de manipuler les E/S sorties classiques

Plus en détail

GUIDE D INSTALLATION

GUIDE D INSTALLATION GUIDE D INSTALLATION Procédure d installation de Cygwin «Cygwin» permet d avoir un ensemble d outils et utilitaires dont la fonction principale est d émuler un environnement UNIX sous Windows. C est un

Plus en détail

1 ère partie : Prise en main du logiciel

1 ère partie : Prise en main du logiciel 1 ère partie : Prise en main du logiciel 1 Présentation générale : Quartus II est un logiciel de CAO (société Altera) permettant la simulation, la synthèse et la programmation de circuits logiques programmables

Plus en détail

Utilisation du SOPC builder pour la conception de SOPC. (System On Programmable Chip)

Utilisation du SOPC builder pour la conception de SOPC. (System On Programmable Chip) Utilisation du SOPC builder pour la conception de SOPC (System On Programmable Chip) Le SOPC Builder permet, entre autres, de concevoir des microcontrôleurs spécifiques à une application. Ces microcontrôleurs

Plus en détail

Avec fonction de sauvegarde rapide : One Touch Backup

Avec fonction de sauvegarde rapide : One Touch Backup Station d accueil USB 2.0 Pour disque dur SATA 2,5 / 3,5 Avec fonction de sauvegarde rapide : One Touch Backup Model : USB2-145/5 Manuel d utilisation Ce manuel d utilisation explique comment installer

Plus en détail

Infotronique 2ème année Module MA3: Composants des systèmes temps réelr

Infotronique 2ème année Module MA3: Composants des systèmes temps réelr Infotronique 2ème année Module MA3: Composants des systèmes temps réelr 1) Méthodologie de conception 2) Outils de conception 3) La simulation et la vérification 1 Objectif Développement de système basé

Plus en détail

Exercices d électronique numérique. VHDL.

Exercices d électronique numérique. VHDL. 1 1. Du code VHDL au circuit. Exercices d électronique numérique. VHDL. a Du combinatoire au séquentiel -- comb_seq.vhd entity comb_seq is port ( e1, e2 : in bit ; s_et, s_latch, s_edge : out bit ) ; end

Plus en détail

SYNTHESE LOGIQUE. Le fréquencemètre

SYNTHESE LOGIQUE. Le fréquencemètre SYNTHESE LOGIQUE Le fréquencemètre 1. Principe La fréquence d un signal est égale au nombre de ses périodes par seconde. Pour mesurer la fréquence d un signal, il suffit de compter le nombre de ses périodes

Plus en détail

Électronique Numérique Avancée TP n 1 : Introduction au logiciel Xilinx ISE 9.2i: Saisie de schémas et flot de conception

Électronique Numérique Avancée TP n 1 : Introduction au logiciel Xilinx ISE 9.2i: Saisie de schémas et flot de conception Faculté des Sciences Département de physique Option : InfoTronique Électronique Numérique Avancée TP n 1 : Introduction au logiciel Xilinx ISE 9.2i: Saisie de schémas et flot de conception 1 Objectifs

Plus en détail

Initiation EXCEL. Module 4 : Gestion des feuilles.

Initiation EXCEL. Module 4 : Gestion des feuilles. Initiation EXCEL. Module 4 : Gestion des feuilles. Système d exploitation utilisé : Windows XP Service Pack 2 Créé par Xavier CABANAT Version 1.0 Document créé par Xavier CABANAT Page 1 sur 7 Avant propos.

Plus en détail

Table des matières. Installation du logiciel Acomba X Avant de commencer l installation Installation standard d Acomba X...

Table des matières. Installation du logiciel Acomba X Avant de commencer l installation Installation standard d Acomba X... Table des matières Installation du logiciel Acomba X... 4 Avant de commencer l installation... 4 Installation standard d Acomba X... 8 Installation personnalisée d Acomba X... 13 Installation du poste

Plus en détail

Course En Cours - Manuel Utilisateur MANUEL UTILISATEUR LOGICIEL BLOC MOTEUR VE HPPP - 1 -

Course En Cours - Manuel Utilisateur MANUEL UTILISATEUR LOGICIEL BLOC MOTEUR VE HPPP - 1 - MANUEL UTILISATEUR LOGICIEL BLOC MOTEUR VE HPPP - 1 - SOMMAIRE 1. INSTALLATION DU LOGICIEL... 2 1. Installation du driver USB... 3 2. Installation du logiciel... 5 2. UTILISATION DU LOGICIEL... 6 3. RAPPEL

Plus en détail

Sélection de la maquette et d un module. L identifiant de la maquette s affiche alors tout à gauche de la barre d outil.

Sélection de la maquette et d un module. L identifiant de la maquette s affiche alors tout à gauche de la barre d outil. DEMARRER UN NOUVEL ORGANIGRAMME La première opération consiste à cliquer sur l icône ou à cliquer sur le menu Fichier puis Nouveau. Le logiciel Demande en confirmation si vous désirez démarrer un nouvel

Plus en détail

Initiation WORD. Module 14 : Outils de vérification.

Initiation WORD. Module 14 : Outils de vérification. Initiation WORD. Module 14 : tils de vérification. Système d exploitation utilisé : Windows XP Service Pack 2 Créé par Xavier CABANAT Version 1.0 Document créé par Xavier CABANAT Page 1 sur 12 Avant propos.

Plus en détail

RECENSEMENT DU CITOYEN SOMMAIRE

RECENSEMENT DU CITOYEN SOMMAIRE RECENSEMENT DU CITOYEN À la demande du Bureau Service National (BSN), chaque flux PECOTO doit être vérifié d abord par l application PECOTO HELPER puis crypté par l application Axcrypt avant la transmission.

Plus en détail

INSTALLATION DE L ANTIVIRUS F-SECURE VERSION 12

INSTALLATION DE L ANTIVIRUS F-SECURE VERSION 12 INSTALLATION DE L ANTIVIRUS F-SECURE VERSION 12 Windows 7/8/10 32 et 64 Bits Version document : 1.01 Date : 14/10/2016 1 TABLE DES MATIERES Table des matières TABLE DES MATIERES... 2 AVANT DE COMMENCER...

Plus en détail

CHAPITRE 1: PAQUETS MATLAB, SIMULINK ET POWER SYSTEM BLOCKSET CHAPITRE 1 A

CHAPITRE 1: PAQUETS MATLAB, SIMULINK ET POWER SYSTEM BLOCKSET CHAPITRE 1 A CHAPITRE 1: PAQUETS MATLAB, SIMULINK ET POWER SYSTEM BLOCKSET CHAPITRE 1 A 1.1. Introduction MATLAB est un produit de la firme The Mathworks Inc. La première version de ce logiciel a été élaborée il y

Plus en détail

A. NOTICE D'INSTALLATION

A. NOTICE D'INSTALLATION A. NOTICE D'INSTALLATION A.1. Configuration minimale requise et pré-requis... 3 A.1.1. Configuration minimale requise... 3 A.1.2. Pré-requis pour l installation de K-Réa v3... 3 A.1.3. Pré-requis pour

Plus en détail

Photo numérique. Les photos numériques peuvent être : - modifiées à l aide d un logiciel, - envoyées par , - publiées ou partagées sur internet.

Photo numérique. Les photos numériques peuvent être : - modifiées à l aide d un logiciel, - envoyées par  , - publiées ou partagées sur internet. 1 Photo numérique Les photos seront stockées sur une carte mémoire, laquelle peut contenir une très grande quantité de photos et même des vidéos. Elles seront visionnées sur un ordinateur ou sur une télévision.

Plus en détail

Programme d exemple d utilisation de l interface GPIB/IO/USB

Programme d exemple d utilisation de l interface GPIB/IO/USB Programme d exemple d utilisation de l interface GPIB/IO/USB Un programme d exemple d utilisation est fourni avec la carte interface. Ce programme nommé «Test_gpib», est écrit en 3 langages différents

Plus en détail

page 2 de 8 Logiciel d interface TM-SW Table des matières

page 2 de 8 Logiciel d interface TM-SW Table des matières page 1 de 8 Logiciel d interface TM-SW Table des matières Introduction... 2 Fonctionnalités TM-SW.... 2 Contenu de l emballage... 2 Installation... 2 Configuration matérielle... 2 Installation du logiciel

Plus en détail

1 CONTENU DU KIT 1 2 UTILISATION DE L ANALYSEUR LOGIQUE LOGICPORT 1

1 CONTENU DU KIT 1 2 UTILISATION DE L ANALYSEUR LOGIQUE LOGICPORT 1 ERM AUTOMATISMES INDUSTRIELS 280 Rue Edouard Daladier 84200 CARPENTRAS Tél : 04 90 60 05 68 - Fax : 04 90 60 66 26 Site : http://www.erm-automatismes.com/ E-Mail : Contact@erm-automatismes.com 1 CONTENU

Plus en détail

Blockly pour Picaxe les bases -

Blockly pour Picaxe les bases - Blockly pour Picaxe-bases Domotique Comment ça marche? Préambule du VI 2016 Indépendant de Picaxe Programming Editor V6 contrairement à Scratch. Seules les versions 2 des Picaxes de type M sont acceptés

Plus en détail

Module TASPIE+ SOMMAIRE

Module TASPIE+ SOMMAIRE TASPIE+ v1.x Module TASPIE+ A. SOMMAIRE 1 ENVIRONNEMENT INFORMATIQUE INDISPENSABLE... 2 1.1 CONFIGURATION DE MICROSOFT EXCEL... 2 1.2 CONFIGURATION DE WINDOWS... 3 2 INSTALLATION (VERSION COMPLETE OU DEMO)...

Plus en détail

Conception conjointe matérielle/logicielle. Matériels libres pour l'embarqué

Conception conjointe matérielle/logicielle. Matériels libres pour l'embarqué ENSEIRB-MATMECA Conception conjointe matérielle/logicielle. Matériels libres pour l'embarqué email web : kadionik@enseirb-matmeca.fr : http://kadionik.vvv.enseirb-matmeca.fr Patrice NOUEL, Patrice KADIONIK

Plus en détail

Carte ASTN de ABSA-NT et Matlab Simulink

Carte ASTN de ABSA-NT et Matlab Simulink TP-1 Traitement du Signal Modulation / Démodulation AM Carte ASTN de ABSA-NT et Matlab Simulink A l heure du numérique, les équipements électroniques de télécommunication utilisent principalement des processeurs,

Plus en détail

CHRONOMÈTRE NUMÉRIQUE

CHRONOMÈTRE NUMÉRIQUE 1 Travaux de Laboratoire CHRONOMÈTRE NUMÉRIQUE FONCTION Le but de ce sujet est de réaliser un chronomètre numérique permettant de compter et de visualiser les secondes et les centièmes de secondes.. PRINCIPE

Plus en détail

6GEI420 Systèmes Digitaux. Laboratoire #3

6GEI420 Systèmes Digitaux. Laboratoire #3 6GEI420 Systèmes Digitaux Laboratoire #3 Conception d un transmetteur RS232 Hiver 2010 1. Objectifs Apprendre à concevoir des circuits séquentiels en VHDL Apprendre à gérer plusieurs PROCESS en même temps

Plus en détail

C est un moyen de transmettre une information à un bloc :

C est un moyen de transmettre une information à un bloc : 1 C est un moyen de transmettre une information à un bloc : Vu de l extérieur du bloc, la généricité == paramètre(s) Vu de l intérieur du bloc, paramètres == constantes 2 La généricité peut être vue comme

Plus en détail

TP 4 Microcontrôleur. Prise en main du kit EasyPic7 et du compilateur mikroc PRO for PIC

TP 4 Microcontrôleur. Prise en main du kit EasyPic7 et du compilateur mikroc PRO for PIC TP 4 Microcontrôleur Prise en main du kit EasyPic7 et du compilateur mikroc PRO for PIC TAYARI LASSAAD MAITRE TECHNOLOGUE ISET GABES e-mail :lassaad.tayari@isetn.rnu.tn site web :http://systemesembarques.e-monsite.com

Plus en détail

Préparation d'une maquette.

Préparation d'une maquette. Préparation d'une maquette. Pour que les élèves puissent utiliser le logiciel, il faut d'abord que le professeur programme l'interface. Cette étape est très simple à réaliser et elle permet en plus d'éditer

Plus en détail

SIN-FPGA DESCRIPTION PAR SCHEMA

SIN-FPGA DESCRIPTION PAR SCHEMA SIN-FPGA DESCRIPTION PAR SCHEMA Documents ressources: http://www.altera.com/literature/lit-index.html Introduction to Quartus II : intro_to_quartus2.pdf Documentation QUARTUS II : quartusii_handbook.pdf

Plus en détail

Présentation du logiciel de conception ALTERA : Quartus II. Version 0.01α. par J. WEISS

Présentation du logiciel de conception ALTERA : Quartus II. Version 0.01α. par J. WEISS 1 Présentation du logiciel de conception ALTERA : Quartus II Version 0.01α par J. WEISS Projet étudié...1 Cahier des charges...1 Analyse du sujet...2 Conception...2 Définition du projet...2 Déroulement

Plus en détail

Utilisation de l'outil AdisTlsStartWaitEnded.exe

Utilisation de l'outil AdisTlsStartWaitEnded.exe Fiche technique AppliDis Utilisation de l'outil AdisTlsStartWaitEnded.exe Fiche IS00318 Version document : 1.02 Diffusion limitée : Systancia, membres du programme Partenaires AppliDis et clients ou prospects

Plus en détail

TP1 - Module R4 - Routage IP Statique - RT 1A

TP1 - Module R4 - Routage IP Statique - RT 1A TP1 - Module R4 - Routage IP Statique - RT 1A February 20, 2010 1 Introduction Dans le cadre de ce TP, vous allez commencer à mettre en place les routeurs Cisco dans une topologie réseau. Ce TP s inspire

Plus en détail

1. Lancer FLOWCODE. 2. Créer un nouveau fichier

1. Lancer FLOWCODE. 2. Créer un nouveau fichier DEVELOPPER UN ALGORIGRAMME POUR UN COMPOSANT PIC 1. Lancer FLOWCODE Pour lancer FLOWCODE, cliquer sur l icône : Raccourci vers flowcode.exe Flowcode vous permet de créer des applications pour des microcontrôleurs

Plus en détail

Caméra Numérique de Microscopie Driverless réf : SCAM035, 0,35MP Guide d installation

Caméra Numérique de Microscopie Driverless réf : SCAM035, 0,35MP Guide d installation Caméra Numérique de Microscopie Driverless Guide d installation Le produit présenté par ce document est à tout moment susceptible d'évolution pouvant le modifier sur le plan de la technique interne, de

Plus en détail

Méta-modélisation avec Eclipse/EMF

Méta-modélisation avec Eclipse/EMF UTM M2 ICE INGÉNIERIE DIRIGÉE PAR LES MODÈLES BE mai 202 Comprendre les outils de méta-modélisation de Topcased L objectif de ces premiers exercices est de prendre en main les outils proposés par Eclipse

Plus en détail