PIC18 : Ports E/S. Généralités sur les ports E/S. Lycée Grandmont STS Systèmes Electroniques Fiche PIC18. Pour les PIC18Fxx2 et/ou PIC18Fxx20

Transcription

1 PIC18 : Ports E/S Pour les PIC18Fxx2 et/ou PIC18Fxx20 Généralités sur les ports E/S En fonction du modèle de processeur choisi et des fonctionnalités activées, jusqu'à 5 ports E/S peuvent être utilisés. La plupart des broches des ports E/S sont multiplexées avec d'autres périphériques. L'utilisation de la ligne en E/S interdit l'utilisation de celle-ci pour le périphérique, et inversement. Chaque port est associé à 3 registres : TRIS : Registre de direction de données (DDR) PORT : Pour la lecture des niveaux présents sur les broches. LAT : Buffer de sortie (Output Latch). Remarque : Les registres LATx sont des nouveautés par rapport à la famille des PIC16F. En sortie, le contenu du LAT et du PORT associé sont identiques. Sur une ligne en entrée, ils peuvent être différents. Le niveau électrique présent sur la broche est obtenu par la lecture du registre PORT. Le modèle simplifié d'une ligne de port est le suivant (l'influence des autres périphériques n'est pas représentée). La configuration d'un bit du registre TRIS correspondant à une ligne de port configure cette ligne soit en entrée ('1'), soit en sortie ('0') : TRISx Etat ligne 0 Sortie 1 Entrée 03 - Fiche_PIC18_Ports_ES.odt 27/02/06 1/9

2 Utilisation du port A PIC18Fxx2 Port composé de 7 bits. PIC18Fxx20 Port composé de 8 bits. La ligne RA4 est multiplexée avec l'entrée d'horloge du timer 0 : RA4/T0CKI. La ligne RA4 est aussi multiplexée avec une sortie du comparateur : RA4/C1OUT. Dans ce cas, les lignes RA0 à RA5 peuvent être utilisées comme entrées ou sorties du comparateur en positionnant les bits correspondants dans le registre CMCON. Pour utiliser les lignes RA0 à RA3 comme des entrées numériques, il faut aussi désactiver les comparateurs. Les lignes RA6 et RA7 sont multiplexées avec les broches de l'oscillateur principal. Elles sont configurées comme broches «oscillateur» ou comme lignes E/S par l'intermédiaire du registre de configuration en fonction de la configuration lors de la programmation du microcontrôleur. Les autres lignes du port A sont multiplexées avec les entrées analogiques et les entrées Vref+ et Vref- du convertisseur analogique numérique. La configuration de ces lignes en Numérique ou Analogique se fait grâce au registre ADCON1. Remarque : A la mise sous tension, les lignes RA5 et RA3 à RA0 sont configurées comme des entrées analogiques. RA6 (pour le 18Fxx2) et RA4 sont configurées comme des entrées numériques. La ligne RA4/T0CKI (C1OUT) est une entrée type comparateur à hystérésis (trigger de Schmidtt). La ligne RA4/T0CKI est une sortie drain ouvert. Les entrées (autres que RA4) sont des entrées compatibles TTL Toutes les sorties (sauf RA4 sur les PIC18Fxx2) sont des étages de sortie CMOS complets Fiche_PIC18_Ports_ES.odt 27/02/06 2/9

3 RA4/T0CKI PIC 18Fxx2 RA6 PIC 18Fxx2 synthèse port A : 03 - Fiche_PIC18_Ports_ES.odt 27/02/06 3/9

4 PIC 18Fxx20 synthèse port A : 03 - Fiche_PIC18_Ports_ES.odt 27/02/06 4/9

5 Utilisation du port B Les ports B des PIC18Fxx2 et 18Fxx20 ont des fonctionnalité quasi identiques. Le seule différence notable tient à la possibilité d'utiliser quelques lignes du port B des 18Fxx20 comme des entrées analogiques. Sinon, le port B est un port E/S bidirectionnel 8 bits. La gestion de celui-ci se fait par l'intermédiaire de PORTB, TRISB et LATB. Spécificités du port B : Chaque ligne du port B possède un pull-up interne. La totalité de ces pull-ups est gérée par le bit RBPU (du registre INTCON). Les pull-ups sont activés en mettant RBPU à 0. Un pull-up est automatiquement désactivé sur une ligne lorsque celle-ci est configurée en sortie. Les quatre lignes RB7 à RB4 sont couplées à une fonction «Interrupt on change» : tout changement de niveau sur une de ces 4 lignes (configurée en entrée) génère une demande d'interruption RBIF. Cette fonctionnalité est très intéressante pour interfacer directement un clavier matricé par exemple. La ligne RB3 peut être configurée comme «alternate peripheral pin» pour le module CCP2. Les lignes RB0, RB1 et RB2 peuvent être configurées pour générer les interruptions associées INT0, INT1 et INT2.Une de ces interruptions est déclenchée par l'arrivée un front sur la ligne correspondante. Le type de front «déclenchant» est programmé par les bits INTEDG0, INTEDG1 et INEDG2 (Registre INTCON2). Front montant : INTEDGx = '0' Front descendant INTEDGx = '1' Les interruptions sont associées aux bits de masquage INT0IE (INTCON), INT1IE et INT2IE (INTCON3). Remarque : seules les interruptions INT1 et INT2 peuvent être associées à une priorité basse. Les lignes RB5, RB6 et RB7 sont utilisées pour la programmation «in situ». Pour le PIC18Fxx20, les lignes RB0, RB1, RB2, RB3 et RB4 peuvent correspondre respectivement aux entrées analogiques AN12, AN10, AN8, AN9 et AN11. Le registre PBADEN est utilisé pour activer les fonctionnalités «analogiques» du port B Fiche_PIC18_Ports_ES.odt 27/02/06 5/9

6 Schéma bloc des lignes RB7 à RB4 et RB0 Lignes RB7 à RB4 Schémas bloc associés au port B Lignes RB0, RB1 et R2 Précision sur les interruptions : La ligne RB0 peut déclencher RB0/INT0 La ligne RB1 peut déclencher RB1/INT1 La ligne RB2 peut déclencher RB2/INT2 Synthèse sur les registres associés au port B du PIC18Fxx Fiche_PIC18_Ports_ES.odt 27/02/06 6/9

7 Synthèse sur les registres associés au port B du PIC18Fxx20 Utilisation du port C Le port C est un port E/S bidirectionnel 8 bits géré par PORTB, TRISC et LATC. Les deux familles PIC18Fxx2 et 18Fxx20 proposent des implémentations très proches au niveau des fonctionnalités de ce port. Il est à signaler que la plupart des entrées du port C sont associées à des triggers de Scmidtt et que ce port est surtout utilisé par rapport aux périphériques qui lui sont associés par multiplexage. Le schéma bloc général d'une ligne du port C est le suivant : 03 - Fiche_PIC18_Ports_ES.odt 27/02/06 7/9

8 Les tableaux suivants montrent une synthèse des périphériques multiplexés sur le port C d'un PIC18Fxx20 tout d'abord, pour le PIC18Fxx2 ensuite. Les périphériques concernés sont : Les timers 0, 1 (3) Les modules CCP 1 et 2 Les modules SPI (communication série synchrone) et USART (com. Série asynchrone). Synthèse de l'utilisation du Port C sur un PIC 18Fxx Fiche_PIC18_Ports_ES.odt 27/02/06 8/9

9 Synthèse de l'utilisation du Port C sur un PIC 18Fxx2. Utilisation du port D Le port D n'existe que sur les PIC18F4x2 et sur les version 40 (ou 44) broches des PIC18Fxx20. Ce port est similaires aux précédents pour ce qui est de la gestion des E/S (8 bits, PORTD, LATD et TRISD). Pour les PIC18F4x2, il est multiplexé avec le port de communication parallèle PSP esclave. Pour les PIC18Fxx20, il est en plus multiplexé avec le module ECCP1 (Enhanced CCP module). Utilisation du port E Le port D n'existe que sur les PIC18F4x2 et sur les version 40 (ou 44) broches des PIC18Fxx20. Ce port est géré par PORTE, LATE et TRISE. Sur les PIC18F4x2, le port E est constitué de 3 bits. Il est multiplexé avec des entrées analogiques (AN5 à 7) et avec le port de communication parallèle (PSP). Dans ce cas, les trois lignes du port E définissent les signaux de contrôle de cette communication : RD, WR et CS. Pour les PIC 18Fxx20, 40 ou 44 broches, l'utilisation est similaire, mais ce port est doté de 4 bits Fiche_PIC18_Ports_ES.odt 27/02/06 9/9