Bus d interface série

Transcription

1 Bus d interface série Bus SPI, I2C, 1-Wire / Ibutton et CAN 21 mars, 2001

2 2 Différents types de bus Bus parallèles pour «fond de panier» (BackPlane) ISA, EISA, PCI, VME pour périphériques IDE, SCSI... Bus séries pour interconnexion interne SPI, I2C, 1-Wire pour interconnexion externe Ibutton, CAN

3 3 Bus séries Information sérialisée - moins de connexions 3, 2 ou 1 fils Interconnexion de circuits µcontrôleurs et circuits d interface sur une même carte ou un même système Interconnexion de systèmes connexion externe réseau

4 4 Bus SPI (Rappel) Bus à 3 fils données dans les deux directions issues du maître issues de l esclave horloge toujours issue du maître Maître / esclave maîtres multiples tour à tour possible adressage câblé Jusqu à 5 Mbps Full Duplex

5 5 Bus I2C Interconnexion de circuits Bus à 2 fils données SDA (Serial Data Line) horloge SCL (Serial Clock Line) «ou» câblé Débit 100 Kbps en mode standard 400 Kbps en mode rapide Half Duplex

6 6 Exemple de bus I2C

7 7 Interface électrique

8 8 Protocole I2C Bus maître / esclave maîtres multiples mécanisme d arbitrage synchronisation des horloges Adressage intégré dans le protocole Transferts par octet, MSB en premier Acquiescement de la part du récepteur

9 9 Transmission d un bit

10 10 Encadrement d un échange Conditions de départ et d arrêt Toujours issues du maître associé à la «propriété du bus»

11 11 Format d un échange

12 12 Acquiescement

13 13 Synchronisation des horloges

14 14 Mécanisme d arbitrage

15 15 Adressage

16 16 Types d échanges Écriture données du maître vers l esclave Lecture données de l esclave vers le maître Opérations combinées succession de lectures ou d écritures dans un même échange

17 17 Écriture

18 18 Lecture

19 19 Opérations combinées

20 20 Adresses particulières

21 21 «General Call Address» B=0 Assignation d adresse / reset B=1 Identification d adresse

22 22 Extension à I2C «Fast Mode» 400 Kbps «Hs-Mode» 3.4 Mbps Adresses de 10 bits Interconnexion avec le CBUS

23 23 Bus 1-Wire Bus à 1 fil drain ouvert «ET câblé» alimentation de 5V avec Pull Up Maître / Esclave 1 seul maître sur le bus toutes les communications passent par le maître les esclaves sont alimentés par le bus

24 24 Circuit esclave

25 25 Protocole Half Duplex Synchronisation obtenue des données format asynchrone bit par bit Débit 14.4 Kbps 8 bits pour un DUART à Kbauds Impulsion d initialisation et réponse de présence Adresse unique pour chaque esclave sur 48 bits

26 26 Format d un bit

27 27 Initialisation et présence

28 28 Format d un échange

29 29 Utilisation Interne circuits d interfaces 1-Wire mémoires EEPROM, NV-RAM capteurs Externe Ibutton température clés amovibles intelligantes mémoires EEPROM et NV-RAM, processeur Java capteurs

30 30 IButton

31 31 Interface avec un port COM Avec retour flottant Avec retour à la masse

32 32 Exemples d applications Girouette Détecteur d intensité lumineuse

33 33 Réseau CAN Controller Area Network Réseau série inter-système Applications temps réel Fiable Débit 1 Mbps Développé initialement pour l automobile Standards ISO et

34 34 Protocole Identification du message et non de l adresse de l expéditeur ou du destinataire les protocoles de niveau supérieurs traitent le message priorité implicite lié au numéro du message contention réglée selon l ordre des priorités Encodage NRZ avec bit-stuffing

35 35 Encodage des bits NRZ Bit-stuffing

36 36 Robustesse et fiabilité Paire de fils torsadés blindée ou non Conditions de maintient du fonctionnement un fil coupé un fil en court-circuit avec la masse un fil en court-circuit avec l alimentation

37 37 Contention CSMACD Collision non destructive arbitrage sur la priorité du message les «0» l emportent sur les «1» valeur numérique de la priorité la plus faible = le plus prioritaire Les messages les plus prioritaires passent en premier

38 38 Arbitrage

39 39 Format d un message RTR = direction de l échange (R/W) DLC = taille des données en octets Slot = ACK par le récepteur

40 40 Débit

41 41 Mise en œuvre

42 42 Architecture