QUESTION 1 {3 points}

Transcription

1 QUESTION 1 {3 points} La figure ci-dessous montre le diagramme d'états d'une machine séquentielle algorithmique (MSA). On vous demande de réviser le design afin d améliorer ses performances. Page 1 sur 17

2 QUESTION 1 {suite} a) Indiquez les états qui doivent avoir une assignation adjacente selon les principes d optimisation de MSA. {0,6 point} Principes d optimisation de MSA États adjacents Principe 1 Principe 2 Principe 3 b) Indiquez la (les) partie(s) d une MSA sur laquelle (lesquelles) les principes d optimisation ont un impact {0,4 point} Principe 1 Principe 2 Principe 3 Élimination des états redondants IFL OFL Mémoire Aucune c) Donnez deux (2) avantages et deux (2) inconvénients relatifs à l utilisation de registres pour les sorties d une MSA. {0,8 point} Page 2 sur 17

3 QUESTION 1 {suite} d) Expliquez pourquoi il est fortement recommandé de ne jamais impliquer l horloge dans la génération des sorties. {0,2 point} e) En supposant l assignation suivante et l entrée asynchrone Y, existerait-il des états erronés? Si oui, lesquels? {0,4 point} État Q 3 Q 2 Q 1 Q A E D L 01 I J G K 11 H - C M 10 B O F N f) Identifiez, s il y a lieu, le ou les états redondants. Simplifiez et redessinez le diagramme d'états réduit de cette MSA. {0,6 point} Page 3 sur 17

4 QUESTION 2 {1,25 point} À l aide du tableau suivant et en sachant que le niveau de tension de V ref est de 4 V, veuillez fournir quelques caractéristiques du CNA : Entrée Sortie (V) 000 0, , , , , , , ,25 a) Quelle est la précision du CNA {0,25 point} b) Quelle est la résolution du CNA {0,25 point} c) Quelle est l erreur de décalage (en LSB) du CNA {0,25 point} d) Quelle est l erreur de gain (en LSB) du CNA {0,25 point} e) Est-ce que le CNA est monotone? Justifiez votre réponse {0,25 point} Page 4 sur 17

5 QUESTION 3 {1,5 points} Les systèmes logiques peuvent avoir des problèmes reliés à la métastabilité, aux états erronés et aux transitoires des sorties (SB-SE). Décrivez deux (2) précautions qu il est fortement recommandé d appliquer lors de la conception d un système logique afin de minimiser ces types de problèmes. Problème(s) visé(s) Précaution 1. Métastabilité États erronés Transitoires en sorties 2. Page 5 sur 17

6 QUESTION 4 {3,5 points} Les questions suivantes portent sur le langage de description VHDL. a) Décrivez en VHDL les process d un testbench qui permettent de générer les signaux d excitation (RST, CLK et DONE). {0,5 point} 100 ns RST CLK 400 ns DONE 400 ns 800 ns 3200 ns 1600 ns Page 6 sur 17

7 QUESTION 4 {suite} b) Complétez la description structurelle (en VHDL) du module top_level. {0,5 point} Architecture struct of top_level is -- (Considérez que les signaux et les components identifiés sur le schéma bloc sont déclarés!!) Begin End struct; Page 7 sur 17

8 QUESTION 4 {suite} c) Pourquoi est-il important de porter attention au rapport de synthèse (.syr) avant de faire une simulation? {0,2 point} d) À quoi sert le fichier.ucf? {0,2 point} e) À quoi sert la liste de sensibilité d un process {0,2 point} f) Sachant que seul un sous-ensemble du langage VHDL est synthétisable, expliquez en quoi l ensemble du langage VHDL est pertinent en prenant soin de spécifier son principal avantage? {0,5 point} Page 8 sur 17

9 QUESTION 4 {suite} g) Expliquez clairement pourquoi il n est pas recommandé d utiliser la description VHDL suivante : {0,2 point} case etat_p is when a => if x= 1 then etat_f <= b ; --état futur z_f <= 1 ;--sortie future else etat_f <= b ;--état futur z_f <= 0 ;-- sortie future end if ; when b => etat_f <= c ; --état futur z_f <= 0 ; -- sortie future h) Écrivez la ligne de code VHDL qui permet d assigner à «data_s» l élément à la position correspondant à la valeur du signal «adresse_r» du «tableau_lut». Spécifiez la valeur de X et Y : {0,4 point} Type tableau_t is array (0 to X) of std_logic_vector(19 downto 0); Signal tableau_lut : tableau_t; Signal adresse_r : std_logic_vector(9 downto 0); Signal data_s : std_logic_vector(y downto 0); data_s <= X= Y= Page 9 sur 17

10 QUESTION 4 {suite} i) Écrivez les lignes de code VHDL qui complète l assignation de mult_s et add_s. Indiquez la valeur de X et Y: {0,6 point} use ieee.numeric_std.all; Signal mult_s : std_logic_vector (X downto 0); -- Signal add_s : std_logic_vector (Y downto 0); Signal a_s : std_logic_vector (7 downto 0); --signe 2 C Signal b_s : std_logic_vector (5 downto 0); --non signé. -- produit (multiplication) de a_s avec b_s mult_s <= -- somme (addition) signé avec retenue de a_s avec b_s add_s <= X= Y= j) Quelles sont les étapes à suivre pour réussir un projet en VHDL à partir des spécifications du système à concevoir. {0,2 point} Page 10 sur 17

11 QUESTION 5 {3,5 points} On vous demande de calculer la fréquence maximale d'opération, en vous servant des paramètres donnés au tableau suivant, du circuit de la MSA ci-dessous : Paramètres électriques de composants Composant tp HL tp LH t SU t H ET 9 ns 6 ns OU 7 ns 8 ns XOR 10 ns 11 ns Inverseur 3 ns 2 ns Bascule D 0 et D 1 14 ns 13 ns 1 ns 5 ns Bascule D 2 et D 3 15 ns 12 ns 2 ns 4 ns Identifiez clairement le(s) chemin(s) critique(s). Identifiez clairement toutes les séquences susceptibles de limiter la fréquence maximale d opération. Propagez la ou les transitions. Trouvez la fréquence maximale d opération à l aide des paramètres électriques. Page 11 sur 17

12 QUESTION 5 {suite} Détaillez votre raisonnement et vos calculs sur cette page. Page 12 sur 17

13 QUESTION 6 {2 points} Les questions suivantes portent sur les mémoires. a) Qu est-ce qu une mémoire volatile? {0,2 point} b) Pourquoi faut-il pré charger les lignes de données des mémoires de type DRAM? {0,2 point} c) Pourquoi faut-il rafraichir les données des mémoires de type DRAM? {0,2 point} d) Donnez un avantage et un inconvénient de la mémoire FRAM par rapport à la mémoire FLASH (ou EEPROM 2 e gen)? {0,2 point} e) Dessinez une ROM de taille minimale (technologie diode) qui permet de réaliser la fonction logique Z A B. {0,3 point} Page 13 sur 17

14 QUESTION 6 {suite} f) Donnez un avantage et un inconvénient de la mémoire SRAM par rapport à la mémoire DRAM? {0,2 point} g) Expliquez le rôle des «gros» transistors utilisés dans l architecture de la mémoire SRAM. {0,2 point} h) Sachant que vous disposez de mémoire de 4M x 8 bits et que vous désirez une mémoire ROM de 11M x 17 bits, dessinez le schéma du module mémoire. (note : 1M = 2 20 ) {0,5 point} Page 14 sur 17

15 QUESTION 7 {3,25 points} Vous désirez concevoir un oscilloscope portatif bon marché. Le dispositif affiche sur un écran VGA en temps réel la tension à l entrée de ses quatre (4) canaux (V1, V2, V3 et V4). Vous prévoyez utiliser quatre (4) CAN distincts pour échantillonner à 20 MHz individuellement chacun des signaux. a) Vous désirez utiliser une tension de référence de 5 V et vous désirez une résolution d au moins 2 mv. Construisez l architecture avancée de CAN d un canal en sachant que vous disposez de plusieurs CAN à approximations successives de 4 bits qui complètent leur conversion de 4 bits en 100 ns. Dessinez le schéma bloc complet de l architecture avancée du CAN que vous allez réaliser à partir d un nombre minimal de CAN à approximations successives (vous pouvez utiliser tous les autres composants de votre choix à l exception des CAN; ces derniers doivent obligatoirement être des CAN à approximations successives de 4 bits). De plus, spécifiez la fréquence de l horloge que vous prévoyez utiliser. {2 points} Page 15 sur 17

16 QUESTION 7 {suite} b) Sachant que vous désirez utiliser une mémoire pour enregistrer les échantillons des quatre (4) canaux durant 0,5 s et que les échantillons sont représentés sur 16 bits, spécifiez la capacité minimale requise. {0,25 point} c) Vous désirez ajouter un générateur d ondes à votre oscilloscope. Vous désirez utiliser une ROM et un CNA R-2R pour générer l un des huit signaux périodiques (f max = 10 MHz). L usager aura donc accès au signal SEL (3 bits) pour choisir le signal désiré. Sachant que la tension de référence est de 5 V, que la représentation des échantillons est sur 8 bits et que vous prévoyez utiliser un méga (2 20 ) échantillons par signal, dessinez le schéma bloc de ce générateur d ondes. {1 point} Page 16 sur 17

17 QUESTION 8 {2 points} On vous demande de concevoir un système, à l aide d une MSA, qui permet de connaitre en temps réel le nombre de voitures dans un stationnement. Il y a un maximum de 200 places disponibles et le stationnement possède deux capteurs disposés par terre pour détecter le passage de voitures : un pour l entrée (C1) et un pour la sortie (C2). Chacun des capteurs demeure actif tant qu une auto est au-dessus (peut donc demeurer actif plus ou moins longtemps) et devient inactif lorsque celle-ci le quitte. Vous devez considérer que chaque voiture est comptabilisée par les capteurs et que les signaux sont synchrones avec l horloge du système. Finalement, considérez que le stationnement est vide au démarrage du système. Dessinez le diagramme d état de la MSA en utilisant les signaux suivants : RST, CLK, C1, C2 et CMPT. Indice : considérer C1 et C2 en même temps dans votre MSA; Bon examen! Philippe Levesque Mohamad Sawan Page 17 sur 17