Systèmes multi-processeurs intégrés sur puce

Dimension: px
Commencer à balayer dès la page:

Download "Systèmes multi-processeurs intégrés sur puce"

Transcription

1 Systèmes multi-processeurs intégrés sur puce version 1.0 PHY 568 Alain Greiner

2 Pla n Architectures multi-processeurs à mémoire partagée Applications parallèles embarquées Bus système / exemple du PIBUS 2

3 Bu t Un système multiprocesseurs intégré sur puce (MPSoC), cherche à exploiter le parallélisme «gros grain» d une unique application embarquée. Exemple : contrôle d un téléphone portable Une même puce contient plusieurs processeurs exécutant en parallèle différentes tâches. Ces tâches communiquent généralement entre elles à travers un espace d adressage partagé, suivant un schéma producteur/consommateur. 3

4 Espace d adressage partagé Les maîtres (ou initiateurs) démarrent une transaction en effectuant une lecture ou une écriture à une adresse particulière. Les esclaves (ou cibles) terminent la transaction en renvoyant la donnée demandée (lecture), ou en renvoyant un acquittement (écriture) Esclaves RAM ROM TTY I/O Interconnect Maîtres P0 P1 P2 P3 Une transaction est un couple (commande / réponse). 4

5 Décodage des adresses Tous les composants du système ont la même vision de l implantation des cibles dans l espace d adressage. ROM FFFF FFFF L interconnect décode les bits de poids fort de l adresse pour pour acheminer la commande vers la cible concernée MSB LSB La cible décode les poids faible de l adresse pour adresser la case mémoire visée, en lecture ou en écriture. RAM TTY I/O

6 Pla n Architectures multi-processeurs à mémoire partagée Applications parallèles embarquées Bus système / exemple du PIBUS Principe des mémoires caches 6

7 Caractéristiques Générales Les applications logicielles sont souvent décrite sous forme d un réseau de tâches communicant entre elles à travers des canaux de communication. Une tâche est un programme séquentiel «infini» qui utilise des fonctions de communication prédéfinies : Un canal de communication est très souvent un tampon mémoire circulaire, géré comme une FIFO logicielle, et protégé par par un verrou d accès exclusif. while(1) { send(channel, buffer) } while(1) { receive(channel, buffer) } Tâche productrice Canal Tâche consommatrice 7

8 Parallélisme de type «pipe- line» T0 T1 T2 T3 Cette structure se retrouve fréquemment dans les applications de type «traitement de flux video», telles que décodage MPEG Lorsque le temps de calcul pour traiter une image est supérieur à la période de l image, on découpe le traitement en plusieurs tâches. Chaque tâche i a une durée inférieure à la période image, et est exécutée sur un processeur particulier. La durée d exécution de chaque tâche est variable (elle dépend généralement de l image), mais toutes les tâches doivent avoir des durées moyennes peu assez voisines, pour «équilibrer» le pipe-line. 8

9 Parallélisme de type «task- farm» Cette structure se retrouve fréquemment dans les applications de type «télécommunication», telles que classification de paquets dans un flux Gigabit Ethernet. T0 Tin T1 Tout Tn Toutes les tâches Ti accomplissent le même traitement, mais sur des paquets différents. 9

10 Parallélisme mixte On peut évidemment combiner les deux structures : T00 T01 Tin T10 T11 Tout Tn0 Tn1 Dans tous les cas, l expression du parallélisme «gros grain» (découpage en tâches et définition du schéma de communication) est à la charge du concepteur du système. 10

11 Pla n Architectures multi-processeurs à mémoire partagée Applications parallèles embarquées Bus système / exemple du PIBUS 11

12 Bus système L interconnect est réalisé comme un ensemble de nappes de fils partagées par plusieurs émetteurs. La limitation de ce type d interconnect est de ne permettre qu une seule transaction à la fois Esclaves RAM ROM TTY I/O BCU Maîtres P0 P1 P2 P3 12

13 NRESET CK Les signaux du PIBUS commande A[31:0] OPC[3:0] READ LOCK Cible j Maître i D[31:0] ACK[2:0] réponse GNTi REQi BCU SELj 13

14 Caractéristiques Générales Synchrone : Tous les composants connectés au bus doivent être cadencés par la même horloge et respecter les mêmes contraintes de setup-time et hold-time. Pipeliné : Il existe des nappes de fils séparées pour transporter les adresses et pour transporter les données. Rafales : il est possible de lire ou d écrire plusieurs mots de 32 bits en une seule transaction. 14

15 Fonctionnement pipe- line GNT GNT GNT AD AD0 AD1 AD2 AD3 AD DT DT0 DT1 DT2 DT3 DT LOCK ~ 0 ~ ~ 0 Recouvrement entre 2 transactions consécutives : L allocation du bus à un nouveau maître (GNT) se fait pendant le dernier cycle de la transaction précédente. Recouvrement entre transferts au sein d une rafale : L adresse correspondant au transfert (i+1) est transmise durant le même cycle que la donnée (i) 15

16 Fonctionnement «asynchrone» La durée d une transaction n est pas garantie : - le nombre de cycles d attente pour obtenir l allocation du bus (entre l activation du signal REQ et l obtention du signal GNT) est généralement non prédictible -la cible peut insérer des cycles d attente si elle n est pas capable de répondre en un cycle GNT GNT AD AD0 AD1 AD1 AD1 AD2 AD3 XXX DT XXX XXX DT0 DT1 DT2 DT3 ACK ~ wait ready ~ wait wait ready ready ready ready 16

17 Les trois fonctions du contrôleur de bus 1/ Allocation du bus (et arbitrage entre les différents maîtres, en cas de requêtes simultanées). 2/ Décodage des bits de poids fort de l adresse, et sélection de la cible concernée par la transaction. 3/ Gestion «d un chien de garde» permettant de terminer la transaction, lorsque la cible sélectionnée ne répond pas. 17

18 Allocation du bus Le mécanisme d arbitrage possède une topologie en étoile. Chaque maître est connecté au BCU par deux signaux«privés» : - REQi est une demande d allocation du bus par le maître i - GNTi est une autorisation d utilisation du bus pour le maître i BCU REQ0 GNT0 P0 REQ1 GNT1 P1 REQ2 GNT2 P2 18

19 Automate du contrôleur de bus Le BCU est contrôlé par un automate à 4 états. IDLE REQ REQ L allocation du bus se fait dans les états IDLE et DT. AD LOCK DTAD LOCK RDY + LOCK RDY.LOCK DT RDY.REQ RDY RDY.REQ 19

20 Politiques d arbitrage La politique d arbitrage n est pas définie par le protocole du PIBUS : elle est spécifique à chaque système intégré. Il existe de nombreuses politiques possibles : priorité tournante (round robin) priorité fixe (cablées dans le BCU) réservation de bande passante 20

Structure du bus système Gestion du bus système Fonctionnement des périphériques

Structure du bus système Gestion du bus système Fonctionnement des périphériques Périphériques et bus système Structure du bus système Gestion du bus système Fonctionnement des s MÉMOIRE PRINCIPALE BUS SYSTÈME Cache d'instructions MMU TLB Unité de de contrôle Unité de de traitement

Plus en détail

Multi-processeurs, multi-cœurs et cohérence mémoire et cache

Multi-processeurs, multi-cœurs et cohérence mémoire et cache Multi-processeurs, multi-cœurs et cohérence mémoire et cache Intervenant : Thomas Robert Institut Mines-Télécom Rappel système d exploitation & Parallélisme L unité d exécution pour un système d exploitation

Plus en détail

Télécom 2A, Examen d'architecture Cours de F. Pétrot, 3 heures, tout documents autorisés.

Télécom 2A, Examen d'architecture Cours de F. Pétrot, 3 heures, tout documents autorisés. Télécom, Examen d'architecture Cours de F. Pétrot, 3 heures, tout documents autorisés. 1 Exercice 1 : Multiprocesseur (2pts) Soit un système constitué de 2 processeurs avec des caches de données sans gestion

Plus en détail

Architecture & Nouveautés du Core i7. Xpose Core i7 Guillaume Bedos

Architecture & Nouveautés du Core i7. Xpose Core i7 Guillaume Bedos Architecture & Nouveautés du Core i7 Xpose Core i7 Sommaire Définition Historique Rôle du microprocesseur Architecture d un microprocesseur Core i7 : Améliorations Cache HyperThreading IMC/QPI TurboBoost

Plus en détail

RÉSEAU DE CHAMPS. Modbus

RÉSEAU DE CHAMPS. Modbus RÉSEAU DE CHAMPS Modbus Protocole Quand vous voulez envoyer une lettre par la poste : Vous placez votre lettre dans une enveloppe; Sur le Recto, vous inscrivez l adresse du destinataire; Au dos, vous écrivez

Plus en détail

Architecture des ordinateurs. Mémoires (II) Licence Informatique - Université de Provence. Jean-Marc Talbot

Architecture des ordinateurs. Mémoires (II) Licence Informatique - Université de Provence. Jean-Marc Talbot Architecture des ordinateurs Licence Informatique - Université de Provence Jean-Marc Talbot Mémoires jtalbot@cmi.univ-mrs.fr L3 Informatique - Université de Provence () Architecture des ordinateurs 120

Plus en détail

synchronisation et communication entre processus Synchronisation et communication entre processus

synchronisation et communication entre processus Synchronisation et communication entre processus 1 Synchronisation et communication entre processus Accès à des ressources communes 2 Exemple: compte bancaire dont montant en A sur disque programme pour ajouter 100: lire(n,a) N := N+100 écrire(n,a) 2

Plus en détail

Introduction aux systèmes d exploitation

Introduction aux systèmes d exploitation Introduction aux systèmes d exploitation Le système d exploitation est un ensemble de logiciels qui pilotent la partie matérielle d un ordinateur. Les principales ressources gérées par un système d exploitation

Plus en détail

Exemple : Lecture d un registre, à l offset 4, sur l équipement d ID 9, qui renvoie la valeur 5 :

Exemple : Lecture d un registre, à l offset 4, sur l équipement d ID 9, qui renvoie la valeur 5 : 1 Ethernet TCP/IP Protocole Modbus TCP 2 Ethernet TCP/IP - Protocole Modbus TCP Codage des Données Type de représentation des adresse et données utilisé par Modbus : big-endian, soit :lorsqu une quantité

Plus en détail

INF6500 : Structures des ordinateurs. Sylvain Martel - INF6500 1

INF6500 : Structures des ordinateurs. Sylvain Martel - INF6500 1 INF6500 : Structures des ordinateurs Sylvain Martel - INF6500 1 Cours 4 : Multiprocesseurs Sylvain Martel - INF6500 2 Multiprocesseurs Type SISD SIMD MIMD Communication Shared memory Message-passing Groupe

Plus en détail

Fiche technique variateur

Fiche technique variateur Fiche technique variateur Test et mise en oeuvre rapide de la liaison Modbus RS485 entre un automate M221 et les variateurs de vitesse ATV12, ATV312 et ATV32. Gamme : ATV12 ATV312 ATV32 Introduction Le

Plus en détail

Chap. I : Architecture de base d un ordinateur

Chap. I : Architecture de base d un ordinateur UMR 7030 - Université Paris 13 - Institut Galilée Cours Architecture et Système Dans cette partie, nous décrivons rapidement l architecture de base d un ordinateur et les principes de son fonctionnement.

Plus en détail

Évolution de la puissance des machines. Système pour architectures multicœurs. Évolution de la puissance des machines

Évolution de la puissance des machines. Système pour architectures multicœurs. Évolution de la puissance des machines Évolution de la puissance des machines Accélération Système pour architectures multicœurs Évolution Traditionnelle des mono-processeurs CSC5001 : Systèmes Hautes Performances Architecte de Services informatiques

Plus en détail

CARTE D'ACQUISITION PCI: CONCEPTION ET REALISATION

CARTE D'ACQUISITION PCI: CONCEPTION ET REALISATION CARTE D'ACQUISITION PCI: CONCEPTION ET REALISATION Antonio PEREZ-BERDUD Vincent CHEVALIER Juin 1996 Projet dirigé par: Mr M. BENKAIS Mr P. MARCHEGAY 1996 IXL 1 INTRODUCTION Convertisseurs Analogique /

Plus en détail

Protocole MODBUS MAITRE ESCLAVE A ESCLAVE B ESCLAVE C

Protocole MODBUS MAITRE ESCLAVE A ESCLAVE B ESCLAVE C Protocole MODBUS Le protocole MODBUS consiste en la définition de trames d échange. MAITRE question réponse ESCLAVE A ESCLAVE B ESCLAVE C Le maître envoie une demande et attend une réponse. Deux esclaves

Plus en détail

Les Entrées et Sorties: Programmées, interruptions, et DMA. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde

Les Entrées et Sorties: Programmées, interruptions, et DMA. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Les Entrées et Sorties: Programmées, interruptions, et DMA GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Aujourd hui Entrées-sorties Programmées Par interruptions Le

Plus en détail

Introduction à l Informatique

Introduction à l Informatique Introduction à l Informatique. Généralités : Etymologiquement, le mot informatique veut dire «traitement d information». Ceci signifie que l ordinateur n est capable de fonctionner que s il y a apport

Plus en détail

Programmation Système des Multicœurs

Programmation Système des Multicœurs Évolution de la puissance des machines Programmation Système des Multicœurs Gaël Thomas gael.thomas@lip6.fr Accélération Évolution Traditionnelle des mono-processeurs Université Pierre et Marie Curie Master

Plus en détail

Chap. 2 - Structure d un ordinateur

Chap. 2 - Structure d un ordinateur Architecture des ordinateurs Michèle Courant S2-27 octobre 2004 Chap. 2 - Structure d un ordinateur 2.1 Processeur ou unité centrale (CPU) 2.1.1 Organisation du CPU 2.1.2 Exécution d une instruction 2.1.3

Plus en détail

Micro-réseaux intégrés sur puce. Norme VCI/OCP

Micro-réseaux intégrés sur puce. Norme VCI/OCP Micro-réseaux intégrés sur puce Norme VCI/OCP version 1.0 Plan Le goulot d étranglement des communications La norme VCI/OCP Le micro-réseau DSPIN 2 Communication : espace mémoire partagé T0 T1 T2 T3 T

Plus en détail

Fiche technique variateur

Fiche technique variateur Fiche technique variateur Test et mise en oeuvre rapide de la liaison Ethernet TCP Modbus entre un automate M221 et un variateur de vitesse ATV630 ou ATV650 Gamme : ATV600 Introduction Le but de ce dossier

Plus en détail

Systèmes d Exploitation Chapitre 6 Sémaphores

Systèmes d Exploitation Chapitre 6 Sémaphores Systèmes d Exploitation Chapitre 6 Sémaphores F. Moal 2012/2013 Par DIJKSTRA 1971 Idée : encapsuler les solutions diverses au pb de la section critique pour fournir une interface unique et assurer la portabilité.

Plus en détail

Les liaisons SPI et I2C

Les liaisons SPI et I2C DAMÉCOURT BENJAMIN AVRIL 28 Liaisons synchrones Les liaisons SPI et I2C Face arrière d un imac : trois ports USB, un port Firewire 4 et un port Firewire 8 CHRONOLOGIE ANNÉES 7 La liaison SPI et la création

Plus en détail

Généralité sur le Modbus RTU

Généralité sur le Modbus RTU 1, square Marcel Fournier 92130 Issy les Moulineaux Tél. : + 33 1 79 73 50 40 Fax : + 33 1 46 26 27 84 Généralité sur le Modbus RTU Introduction : Le protocole Modbus est un protocole de dialogue basé

Plus en détail

Cours architectures des ordinateurs

Cours architectures des ordinateurs Université KASDI MERBAH Ouargla Faculté des Nouvelles Technologies de l Information et de la Communication Département d Informatique et Technologie de l information Cours architectures des ordinateurs

Plus en détail

Communications entre tâches logicielles et matérielles dans un contexte d OS temps réel sur une architecture FPGA reconfigurable.

Communications entre tâches logicielles et matérielles dans un contexte d OS temps réel sur une architecture FPGA reconfigurable. Arthur Segard 3eme année ENSEA section Informatique et Systèmes DEA Traitement des Images et du Signal Communications entre tâches logicielles et matérielles dans un contexte d OS temps réel sur une architecture

Plus en détail

Conception de circuits numériques et architecture des ordinateurs

Conception de circuits numériques et architecture des ordinateurs Conception de circuits numériques et architecture des ordinateurs Frédéric Pétrot et Sébastien Viardot Année universitaire 2011-2012 Structure du cours C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 Codage des

Plus en détail

Chap. V : Les interruptions

Chap. V : Les interruptions UMR 7030 - Université Paris 13 - Institut Galilée Cours Architecture et Système Nous étudions dans ce chapitre les interruptions matérielles (ou externes), c est-à-dire déclenchées par le matériel (hardware)

Plus en détail

Leçon 1 : Les principaux composants d un ordinateur

Leçon 1 : Les principaux composants d un ordinateur Chapitre 2 Architecture d un ordinateur Leçon 1 : Les principaux composants d un ordinateur Les objectifs : o Identifier les principaux composants d un micro-ordinateur. o Connaître les caractéristiques

Plus en détail

TP 2 Architecture Client-Serveur sous TCP-IP : Protocoles Modbus/TCP

TP 2 Architecture Client-Serveur sous TCP-IP : Protocoles Modbus/TCP LP AICP Module EC3-1 Supervision des procédés - Travaux Pratiques en Réseau TP 2 Architecture Client-Serveur sous TCP-IP : Protocoles Modbus/TCP Objectifs : L objectif de ce TP est de mettre en œuvre une

Plus en détail

Historique. Évolution des systèmes d exploitation (à travers les âges)

Historique. Évolution des systèmes d exploitation (à travers les âges) Historique Évolution des systèmes d exploitation (à travers les âges) Historique L histoire des systèmes d exploitation permet de dégager des concepts de base que l on retrouve dans les systèmes actuels

Plus en détail

Comment un ordinateur fonctionne Processeur

Comment un ordinateur fonctionne Processeur Comment un ordinateur fonctionne Processeur Les processeurs Cerveau de l ordinateur Règle flux d information par intermédiaire du bus Détermine puissance de l ordi (486, Pentium, ) Vitesse définit par

Plus en détail

CARTE A PUCE SLE 4432

CARTE A PUCE SLE 4432 Présentation générale : CARTE A PUCE SLE 4432 La carte SLE4442 est composée de 256 octets d EEPROM constituant la mémoire et de 32 bits (4 octets) de mémoire protégée de type PROM. La mémoire est effacée

Plus en détail

Le protocole MODBUS 18/11/2008 LE PROTOCOLE MODBUS

Le protocole MODBUS 18/11/2008 LE PROTOCOLE MODBUS LE PROTOCOLE MODBUS PAGE 1 LE PROTOCOLE MODBUS 1) Introduction 1.1 Position du réseau Le protocole MODBUS est un moyen de communication dans les réseaux locaux industriels Ces applications sont la supervision

Plus en détail

1 Programmation Client/Serveur basée sur TCP/IP

1 Programmation Client/Serveur basée sur TCP/IP Outils Informatique pour l ingénieur TD 1 Réseau et Web IP, Client/serveur 1 Programmation Client/Serveur basée sur TCP/IP 1.1 Buts de cette réalisation Ce TP sur la programmation client/serveur a pour

Plus en détail

Architectures Parallèles

Architectures Parallèles Architectures Parallèles Cours pour Ingénieur Préparé par Dr. Olfa Hamdi-Larbi ola_ola79@yahoo.fr Reçoit les signaux du contrôleur, cherche les données et les traite Instructions, Données à traiter et

Plus en détail

Cours CCNA 1. Exercices

Cours CCNA 1. Exercices Cours CCNA 1 TD1 Exercices Exercice 1 : Décrivez les facteurs internes qui ont un impact sur les communications réseau. Les facteurs internes ayant un impact sur les communications sont liés à la nature

Plus en détail

Modèles du parallélisme et Processeurs modernes

Modèles du parallélisme et Processeurs modernes Introduction Modèles du parallélisme et Processeurs modernes Le modèle classique du parallélisme est celui de l entrelacement. Il correspond à un modèle de la mémoire appelé modèle de le cohérence séquentielle

Plus en détail

Multi-processeurs, multi-cœurs, cohérence mémoire et cache

Multi-processeurs, multi-cœurs, cohérence mémoire et cache Multi-processeurs, multi-cœurs, cohérence mémoire et cache Intervenant : Thomas Robert Institut Mines-Télécom Parallélisme inter instructions n Exécution : une séquence d instructions appliquées à un 1

Plus en détail

Deuxième partie. Protocoles d exclusion mutuelle. Plan. Interférences et isolation. Isolation Protocoles d exclusion mutuelle

Deuxième partie. Protocoles d exclusion mutuelle. Plan. Interférences et isolation. Isolation Protocoles d exclusion mutuelle Plan Deuxième partie 1 2 Primitives de gestion des activités 2 / 26 4 / 26 Interférences et isolation Contenu de cette partie di cultés résultant d accès concurrents à un objet partagé mise en œuvre de

Plus en détail

Table des matières. Cours Système d Exploitation. Chapitre II : Gestion des processus

Table des matières. Cours Système d Exploitation. Chapitre II : Gestion des processus Chapitre II : Gestion des processus Table des matières I Processus et contexte d un processus 2 II État d un processus 3 III Système d exploitation multi-tâches et parallélisme 3 IV Problèmes dues au multi-tâches

Plus en détail

Téléinformatique et télématique. Revenons aux définitions

Téléinformatique et télématique. Revenons aux définitions Téléinformatique et télématique Revenons aux définitions Téléinformatique: exploitation à distance de systèmes informatiques grâce à l utilisation de dispositifs de télécommunication. Télématique: ensemble

Plus en détail

Cisco Certified Network Associate Version 4

Cisco Certified Network Associate Version 4 Cisco Certified Network Associate Version 4 Protocoles et concepts de routage Chapitre 2 Le résultat de la commande Router# show interfaces serial 0/1 est le suivant : Serial0/1 is up, line protocol is

Plus en détail

Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86

Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86 Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86 Guillaume Duc Ronan Keryell Département Informatique École Nationale Supérieure des Télécommunications de Bretagne Symposium en

Plus en détail

INF6500 Structures des ordinateurs. Plan de cours

INF6500 Structures des ordinateurs. Plan de cours École Polytechnique de Montréal Département de génie informatique et de génie logiciel INF6500 Structures des ordinateurs Automne 2015 Plan de cours Professeur coordonnateur du cours: Nom : Sylvain Martel

Plus en détail

Assembleur. Faculté I&C, André Maurer, Claude Petitpierre

Assembleur. Faculté I&C, André Maurer, Claude Petitpierre Assembleur Faculté I&C, André Maurer, Claude Petitpierre INTRODUCTION Logiciel utilisé Faculté I&C, André Maurer, Claude Petitpierre MEMOIRE Mémoire Faculté I&C, André Maurer, Claude Petitpierre Mémoire

Plus en détail

Composantes principales des ordinateurs

Composantes principales des ordinateurs Composantes principales des ordinateurs GIF-1001: Ordinateurs: Structure et Applications Jean-François Lalonde, Hiver 2015 Stallings ch. 3, Englander ch. 7, 10.1 Architecture von Neumann Mémoire (données

Plus en détail

Architecture matérielle et logicielle

Architecture matérielle et logicielle Architecture matérielle et logicielle Contents I Le Cours 2 1 Généralités 2 2 Micro-processeur 2 3 Mémoire 2 4 Performances 3 II TPs 3 1 Création d un exécutable : 3 2 Les bibliothèques 3 3 Codage de l

Plus en détail

TD : LIAISON SERIE. PARTIE 1 : Q1- Expliquez la différence entre une liaison série et une liaison parallèle.

TD : LIAISON SERIE. PARTIE 1 : Q1- Expliquez la différence entre une liaison série et une liaison parallèle. TD : LIAISON SERIE A partir du cours «généralités sur la transmission des données» et des annexes situées en fin de TD, répondre aux questions suivantes : PARTIE 1 : Q1- Expliquez la différence entre une

Plus en détail

Cours #4 Introduction aux bases de données

Cours #4 Introduction aux bases de données IFT-6800, Automne 2015 Cours #4 Introduction aux bases de données Louis Salvail André-Aisenstadt, #3369 salvail@iro.umontreal.ca Pourquoi les bases de données Des applications nécessitent l organisation

Plus en détail

Cours n 15. Frame Relay

Cours n 15. Frame Relay Cours n 15 Frame Relay 1 Frame Relay Technologie à commutation de paquets Remplace les réseaux point-à-point trop coûteux Se base sur l encapsulation HDLC Multiplexage (partage de la BP du nuage) Inconvénients

Plus en détail

Aéro Info. Le logiciel de gestion d aéroclub de nouvelle génération. 03/09/2003 Septembre 2003 1

Aéro Info. Le logiciel de gestion d aéroclub de nouvelle génération. 03/09/2003 Septembre 2003 1 Aéro Info Le logiciel de gestion d aéroclub de nouvelle génération 03/09/2003 Septembre 2003 1 Description Aéro Info est un en ensemble de logiciels permettant de gérer un aéroclub : Gestion des avions

Plus en détail

Chapitre IV : La gestion du processeur Mécanismes d ordonnancement

Chapitre IV : La gestion du processeur Mécanismes d ordonnancement Chapitre IV : La gestion du processeur Mécanismes d ordonnancement Eric.Leclercq@u-bourgogne.fr Département IEM http://ufrsciencestech.u-bourgogne.fr http://ludique.u-bourgogne.fr/~leclercq 1 er mars 2007

Plus en détail

Comment concevoir un ordinateur? Quelques questions à considérer

Comment concevoir un ordinateur? Quelques questions à considérer Comment concevoir un ordinateur? Quelques questions à considérer Unité d entrée Unité de traitement Unité de sortie Comment coder les données Entiers, réels, caractères Comment restituer les résultats

Plus en détail

L unité centrale. Michel Futtersack, Faculté de Droit, Université Paris Descartes

L unité centrale. Michel Futtersack, Faculté de Droit, Université Paris Descartes L unité centrale Michel Futtersack, Faculté de Droit, Université Paris Descartes L écriture hexadécimale des nombres entiers 16 symboles pour écrire les nombres : 0 1 2 3 4 5 6 7 8 9 A B C D E F dix onze

Plus en détail

Stockage : capacité, performances

Stockage : capacité, performances Stockage : capacité, performances Intervenant :Thomas Robert C234-4 thomas.robert@telecom-paristech.fr Transparents : Thomas Robert Institut Mines-Télécom Lectures possibles Chapitre 7.2 de : http://ceit.aut.ac.ir/~amirkhani/

Plus en détail

Cours A7 : Temps Réel

Cours A7 : Temps Réel Cours A7 : Temps Réel Pierre.Paradinas / @ / cnam.fr Cnam/Cedric Systèmes Enfouis et Embarqués (SEE) Motivations Du jour : les mécanismes multitâches, la gestion des priorités, l ordonnancement, la gestion

Plus en détail

Chargement de processus Allocation contigüe Allocation fragmentée Gestion de pages. Gestion mémoire. Julien Forget

Chargement de processus Allocation contigüe Allocation fragmentée Gestion de pages. Gestion mémoire. Julien Forget Julien Forget Université Lille 1 École Polytechnique Universitaire de Lille Cité Scientifique 59655 Villeneuve d Ascq GIS 3 2011-2012 1 / 46 Rôle du gestionnaire de mémoire Le gestionnaire de mémoire a

Plus en détail

PROGRAMME DU CONCOURS DE RÉDACTEUR INFORMATICIEN

PROGRAMME DU CONCOURS DE RÉDACTEUR INFORMATICIEN PROGRAMME DU CONCOURS DE RÉDACTEUR INFORMATICIEN 1. DÉVELOPPEMENT D'APPLICATION (CONCEPTEUR ANALYSTE) 1.1 ARCHITECTURE MATÉRIELLE DU SYSTÈME INFORMATIQUE 1.1.1 Architecture d'un ordinateur Processeur,

Plus en détail

Cours A7 : Temps Réel

Cours A7 : Temps Réel Cours A7 : Temps Réel Pierre.Paradinas / @ / cnam.fr Cnam/Cedric Systèmes Enfouis et Embarqués (SEE) Motivations Du jour : Partage des ressources, L exclusion mutuelle, Synchronisation. Comprendre les

Plus en détail

Les bus d extensions : Définition

Les bus d extensions : Définition Les bus d extensions : Définition Ensemble de fils chargés de relier les différents éléments de l ordinateur Caractérisé par son nombre de fils, la nature des informations véhiculées, le mode de fonctionnement

Plus en détail

Réseaux en automatisme industriel

Réseaux en automatisme industriel Réseaux en automatisme industriel IUT-1 département GEii - 1 28/11/2008 1 Les Architectures d automatismes industriel Modèle multicouche Couche liaison Couche application 28/11/2008 2 Approche multicouche

Plus en détail

Introduction à la sécurité des systèmes embarqués

Introduction à la sécurité des systèmes embarqués RMLL 2007 Introduction à la sécurité des systèmes embarqués email web : kadionik@enseirb.fr : http://www.enseirb.fr/~kadionik http://www.enseirb.fr/cosynux/ Patrice KADIONIK ENSEIRB - IMS pk/enseirb/2007-1-

Plus en détail

Gestion de la Mémoire 1 ère partie: Point de vue processeur. Chapitre 5

Gestion de la Mémoire 1 ère partie: Point de vue processeur. Chapitre 5 Gestion de la Mémoire 1 ère partie: Point de vue processeur Chapitre 5 Présentation La mémoire peut être adressée de 3 points de vue Point de vue processeur Comment le processeur adresse la mémoire physique

Plus en détail

Sélection du contrôleur

Sélection du contrôleur Démo CoDeSys - 1 - 1. Configuration de l environnement de travail : Lancer le logiciel CoDeSys Fichier Nouveau Lors de la première utilisation, une boîte de dialogue apparaît permettant la sélection du

Plus en détail

Systèmes d exploitation Gestion des fichiers. Catalin Dima

Systèmes d exploitation Gestion des fichiers. Catalin Dima Systèmes d exploitation Gestion des fichiers Catalin Dima 1 Problématique Certains processus doivent stocker/avoir accès à une très grande quantité de mémoire Parfois plusieurs ordres de grandeur par rapport

Plus en détail

5 Moniteurs. Slide 1. Caractéristique majeure d un programme avec moniteurs = Composé de deux sortes de modules/processus: Slide 2

5 Moniteurs. Slide 1. Caractéristique majeure d un programme avec moniteurs = Composé de deux sortes de modules/processus: Slide 2 5 Moniteurs Motivation = les sémaphores peuvent être utilisés pour résoudre à peu près n importe quel problème d exclusion mutuelle ou synchronisation... mais, les sémaphores possèdent certains désavantages:

Plus en détail

Architecture d'un serveur

Architecture d'un serveur Architecture d'un serveur I Définitions Un service (ou deamon sous Linux) est un programme qui fonctionne en tâche de fond sans avoir été lancé par un utilisateur connecté. On parle d'un serveur, suivi

Plus en détail

Réplication des données

Réplication des données Réplication des données Christelle Pierkot FMIN 306 : Gestion de données distribuées Année 2009-2010 Echange d information distribuée Grâce à un serveur central Une seule copie cohérente Accès à distance

Plus en détail

GESTION DES PROCESSUS

GESTION DES PROCESSUS CHAPITRE 2 : GESTION DES PROCESSUS Objectifs spécifiques Connaître la notion de processus, Connaître les caractéristiques d un processus ainsi que son contexte Connaître la notion d interruptions et de

Plus en détail

ASR1 TD7 : Un microprocesseur RISC 16 bits

ASR1 TD7 : Un microprocesseur RISC 16 bits {Â Ö Ñ º ØÖ Ý,È ØÖ ºÄÓ Ù,Æ ÓÐ ºÎ ÝÖ Ø¹ ÖÚ ÐÐÓÒ} Ò ¹ÐÝÓÒº Ö ØØÔ»»Ô Ö Óº Ò ¹ÐÝÓÒº Ö» Ö Ñ º ØÖ Ý»¼ Ö½» ASR1 TD7 : Un microprocesseur RISC 16 bits 13, 20 et 27 novembre 2006 Présentation générale On choisit

Plus en détail

TaskMapper Gestion de projet : Analyse

TaskMapper Gestion de projet : Analyse Gestion de projet : Analyse P. Combier, V. Comiti, M. Hubert, R. Jamet, M. Le Du, P. Lelouette, J. L Hermitte, A. Morvan, N. Premillieu, L. Ren, C. Souti, F. Tesniere, Y. Zhao Encadrés par S. Derrien 11

Plus en détail

Architecture des ordinateurs. Optimisation : pipeline. Pipeline (I) Pipeline (II) Exemple simplifié : Instructions de type R

Architecture des ordinateurs. Optimisation : pipeline. Pipeline (I) Pipeline (II) Exemple simplifié : Instructions de type R Architecture des ordinateurs Licence Informatique - Université de Provence Jean-Marc Talbot Optimisation : pipeline jtalbot@cmi.univ-mrs.fr L3 Informatique - Université de Provence () Architecture des

Plus en détail

Architecture matérielle

Architecture matérielle Architecture matérielle Jacques Madelaine 1 Modèle de Von Neumann Mémoire Périphérique d E/S Bus de données Bus d adresses Bus de commandes UC centrale (CPU Central Processing Unit) prend depuis la mémoire

Plus en détail

CESI Bases de données

CESI Bases de données CESI Bases de données Introduction septembre 2006 Bertrand LIAUDET EPF - BASE DE DONNÉES - septembre 2005 - page 1 PRÉSENTATION GÉNÉRALE 1. Objectifs généraux L objectif de ce document est de faire comprendre

Plus en détail

Technologie de sécurité. La haute fiabilité des technologies SNCC de Yokogawa

Technologie de sécurité. La haute fiabilité des technologies SNCC de Yokogawa Technologie de sécurité La haute fiabilité des technologies SNCC de Yokogawa Les systèmes CENTUM CS et CENTUM CS3000 sont sur le marché depuis plus de 10 ans et sont utilisés avec succès sur de nombreuses

Plus en détail

Copyright (C) 1997-2007. JM Rodriguez. Tous droits réservés. Reproduction interdite par tous moyens sauf à des fins de citation.

Copyright (C) 1997-2007. JM Rodriguez. Tous droits réservés. Reproduction interdite par tous moyens sauf à des fins de citation. 1 Les Transactions Une transaction est une séquence d opérations sur un serveur. 1.1 Le concept Le principe s'inspire des transactions tout ou rien de l'époque primitive des bandes magnétiques sans l'utilisation

Plus en détail

Chapitre2 : Les composants d un ordinateur

Chapitre2 : Les composants d un ordinateur Chapitre2 : Les composants d un ordinateur A. L unité centrale L unité centrale, c est l organe principal de l ordinateur, elle renferme plusieurs composants destinés au traitement et à la circulation

Plus en détail

Les Microprocesseurs partie2

Les Microprocesseurs partie2 Université Constantine 2 Abdelhamid Mehri Faculté des NTIC Département MI Electronique des Composants & Systèmes Les Microprocesseurs partie2 Cours de L1 - TRONC COMMUN DOMAINE MATHEMATIQUES INFORMATIQUE

Plus en détail

Programmation C. Apprendre à développer des programmes simples dans le langage C

Programmation C. Apprendre à développer des programmes simples dans le langage C Programmation C Apprendre à développer des programmes simples dans le langage C Notes de cours sont disponibles sur http://astro.u-strasbg.fr/scyon/stusm (attention les majuscules sont importantes) Modalités

Plus en détail

Chapitre 2 Architecture d un micro ordinateur

Chapitre 2 Architecture d un micro ordinateur Chapitre 2 Architecture d un micro ordinateur I. Introduction 1. Définition d'un ordinateur : C est une machine qui traite les informations d une manière automatique avec une très grande vitesse et sans

Plus en détail

Bases de données réparties

Bases de données réparties Bases de données réparties J. Akoka - I. Wattiau 1 Contexte Technologique : des solutions de communication efficace entre les machines des SGBD assurent la transparence des données réparties standardisation

Plus en détail

Introduction. La gestion des qualités de services dans Internet. La garantie de QoS. Exemple

Introduction. La gestion des qualités de services dans Internet. La garantie de QoS. Exemple Introduction Aujourd hui les applications (en particulier multimédia) nécessitent des qualités de service de natures très différentes La gestion des qualités de services dans Internet Exemples: Transfert

Plus en détail

Test des circuits intégr

Test des circuits intégr Test des circuits intégr grés VLSI version. Plan Les enjeux du test Test Paramètrique Test fonctionnel et test structurel Le modèle des collages et la simulation de fautes La génération automatique de

Plus en détail

Modbus - Adresses / Services

Modbus - Adresses / Services Modbus Présentation o réseau orienté dialogue inter automates par échange de messages o simple à implémenter mais possibilités limitées Caractéristiques o 1 seul maître / 1 ou plusieurs esclaves o médium

Plus en détail

Chap. I : Architecture de base d un ordinateur

Chap. I : Architecture de base d un ordinateur UMR 7030 - Université Paris 13 - Institut Galilée Cours Architecture et Système Dans cette partie, nous décrivons rapidement l architecture de base d un ordinateur et les principes de son fonctionnement.

Plus en détail

LIAISON SERIE MODBUS

LIAISON SERIE MODBUS LIAISON SERIE MODBUS 1. INTRODUCTION AU BUS DE TERRAIN MODBUS :... 2 1.1. Généralités :... 2 1.2. Principe général :... 2 2. LIAISON SERIE RS485 :... 3 2.1. Transmission série asynchrone :... 3 2.2. Transmission

Plus en détail

Initiation à l informatique - SUJET A

Initiation à l informatique - SUJET A Licence d Informatique L1 Année 2005-2006 Initiation à l informatique - SUJET A Ce sujet est un questionnaire à choix multiples. Chaque question n a pas nécessairement une seule réponse, elle peut en avoir

Plus en détail

Le protocole ARP (Address Resolution Protocol) Résolution d adresses et autoconfiguration. Les protocoles ARP, RARP, TFTP, BOOTP, DHCP

Le protocole ARP (Address Resolution Protocol) Résolution d adresses et autoconfiguration. Les protocoles ARP, RARP, TFTP, BOOTP, DHCP Résolution d adresses et autoconfiguration Les protocoles ARP, RARP, TFTP, BOOTP, DHCP Le protocole ARP (Address Resolution Protocol) Se trouve au niveau de la couche réseau (à côté du protocole ) Routage

Plus en détail

Le stockage mécanique

Le stockage mécanique Le stockage mécanique 1 Disque Dur HDD : Hard Disk Drive Capacité en Go (Gigaoctets) ou To (Teraoctets). Technologie identique depuis les années 80, amélioration de la densité du stockage. 2 Fonctionnement

Plus en détail

Modbus 06/05/2013. Version 1.3

Modbus 06/05/2013. Version 1.3 06/05/2013 Version 1.3 Le protocole Modbus TCP, mode «Maître» Table des matières 1 Pré-requis... 3 2 Connecteur Modbus... 3 2.1 Ajout d un connecteur Modbus TCP... 3 2.2 Configuration d un connecteur Modbus

Plus en détail

Les hôtes à l origine de la collision prennent la priorité sur les autres pour envoyer leurs données.

Les hôtes à l origine de la collision prennent la priorité sur les autres pour envoyer leurs données. En cas de collision dans un réseau utilisant CSMA/CD, comment les hôtes devant transmettre des données réagissent-ils une fois que le délai de réémission est écoulé? Les hôtes retournent en mode d écoute-avant-transmission.

Plus en détail

RESEAUX ARCHITECTURES EN COUCHES. J.L Damoiseaux ; Dpt R&T 1

RESEAUX ARCHITECTURES EN COUCHES. J.L Damoiseaux ; Dpt R&T 1 RESEAUX ARCHITECTURES EN COUCHES J.L Damoiseaux ; Dpt R&T 1 Plan Notions sur les réseaux Couche/Service/Protocole Le modèle OSI Le modèle TCP/IP J.L Damoiseaux ; Dpt R&T 2 Problématique J.L Damoiseaux

Plus en détail

Synchronisation des Processus et les sémaphores

Synchronisation des Processus et les sémaphores Synchronisation des Processus et les sémaphores Achraf Othman Support du cours : www.achrafothman.net 1 PLAN Spécification du problème Section Critique (SC) Exclusion Mutuelle Principe Propriétés Réalisation

Plus en détail

Les Systèmes d Exploitation: Concepts et Programmation

Les Systèmes d Exploitation: Concepts et Programmation Les Systèmes d Exploitation: d Concepts et Programmation Samia Bouzefrane MCF en Informatique, CNAM samia.bouzefrane@cnam.fr http://cedric.cnam.fr/~bouzefra Samia Bouzefrane, Cours SYSTEME 1 Introduction

Plus en détail

Architecture des ordinateurs

Architecture des ordinateurs Architecture des ordinateurs Cours 4 5 novembre 2012 Archi 1/22 Micro-architecture Archi 2/22 Intro Comment assembler les différents circuits vus dans les cours précédents pour fabriquer un processeur?

Plus en détail

Manuel d utilisation Protocole Modbus

Manuel d utilisation Protocole Modbus Manuel d utilisation Protocole Modbus DTE032F V2.1 04/14 Home II - 138.Avenue Léon Bérenger 06706 Saint Laurent du Var Cedex Tel : 04 93 19 37 37 - Fax : 04 93 07 60 40 - Hot-line : 04 93 19 37 30 Site

Plus en détail

1.Introduction - Modèle en couches - OSI TCP/IP

1.Introduction - Modèle en couches - OSI TCP/IP 1.Introduction - Modèle en couches - OSI TCP/IP 1.1 Introduction 1.2 Modèle en couches 1.3 Le modèle OSI 1.4 L architecture TCP/IP 1.1 Introduction Réseau Télécom - Téléinformatique? Réseau : Ensemble

Plus en détail

Jean-luc.dekeyser@lifl.fr Version 2013 ARCHITECTURE EMBARQUÉE ET PROCESSEURS RISC

Jean-luc.dekeyser@lifl.fr Version 2013 ARCHITECTURE EMBARQUÉE ET PROCESSEURS RISC Jean-luc.dekeyser@lifl.fr Version 2013 ARCHITECTURE EMBARQUÉE ET PROCESSEURS RISC Architecture enfouis systèmes embarqués/enfouis ou System on Chip (SOC) Ces systèmes impliquent des contraintes : produits

Plus en détail

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants :

1 Architecture du cœur ARM Cortex M3. Le cœur ARM Cortex M3 sera présenté en classe à partir des éléments suivants : GIF-3002 SMI et Architecture du microprocesseur Ce cours discute de l impact du design du microprocesseur sur le système entier. Il présente d abord l architecture du cœur ARM Cortex M3. Ensuite, le cours

Plus en détail