Jamel NEBHEN. Post-doctorant, IM2NP, Marseille, France 10 Avril 2014

Transcription

1 Modélisation et conception flexible d interface A-N pour systèmes de communication à faible consommation: vers la radio intelligente verte Jamel NEBHEN Post-doctorant, IM2NP, Marseille, France 10 Avril 2014

2 Plan Introduction ADC: état de l art Bruit en électronique Conception d un LNA pour un capteur piézo-résistif Conclusion 1

3 Plan Introduction ADC: état de l art Bruit en électronique Conception d un LNA pour un capteur piézo-résistif Conclusion 2

4 Introduction (1/3) Architecture physique de la radio intelligente Trois étages: Etage radiofréquence (RF) Etage de conversion ADC/DAC Etage de traitement en bande de base [Akyildiz, Computer Networks Elsevier 2006] 3

5 Introduction (2/3) Ce concept est très exigeant LNA PA ADC DAC Baseband Processor Data out Data in en terme de circuits analogiques, mixtes et RF Défi majeur de la radio intelligente détection précise des faibles signaux sur une large gamme de fréquences Développement de la partie frontale RF large bande et des convertisseurs A/D sont des questions critiques 4

6 Introduction (3/3) Evolution de la technologie Surface Bande passante Linéarité Effets Appariement des composants et fiabilité à long terme Bruit de scintillement Haute tension de seuil à basse tension d'alimentation La conception d'un ADC à hautes performances et à faible consommation devient un défi sérieux 5

7 Plan Introduction ADC: état de l art Bruit en électronique Conception d un LNA pour un capteur piézo-résistif Conclusion 6

8 ADC: état de l art (1/7) Performances statiques Erreur de linéarité Erreur de biais: décalage entre la courbe de réponse idéale et la courbe réelle Erreur de non-monotonie: un décroissement de la sortie avec un accroissement de l entrée Erreur de gain: écart entre la pente de courbe de réponse idéale et la courbe réelle 7

9 ADC: état de l art (2/7) SNR (Signal to Noise Ratio) SNR db ( ) = 6,02N + 1,76 OSR (Over Sampling Ratio) OSR = F s 2. BW ENOB (Effective Number Of Bits) ENOB = SNR( db) 1,76 6,02 SFDR (Spurious Free Dynamic Range) THD (Total Harmonic Distorsion) SINAD (Signal to Noise ratio And Distorsion) FoM (Figure of Merit) a1 SFDR( db) = 20.log max( a, s ) P THD( db) = 10.log harmoniques P diss P diss SINAD( db) = 10log P bruit+ harmoniques Pdiss FoM ( pj / step) = ENOB 2.2. BW k 8

10 ADC: état de l art (3/7) Les ADC sont des circuits principaux dans les systèmes de communication modernes: de 80 à 90 db de SNR plus de 90dB de SFDR MHz de bande passante 0,5 pj par étape de conversion Par exemple: ADC 16 bits, 2,2 GHz: puissance de 1 à 10 W Consommation d'énergie très élevée! [Linear Technology, LTC2217] 9

11 ADC: état de l art (4/7) Vin 3K 1K 1K 1K 1K 1K 1K 1K 10V 7V 6V 5V 4V 3V 2V 1V I7 I6 I5 I4 I3 I2 I1 Décodeur 7 vers 3 C B A ADC Flash Avantages: Comparateurs très rapides 2 N 1 comparateurs 2 N Résistances Taux d'échantillonnage très élevé: Max 1-2 GHz Inconvénients: Offset des comparateurs Consommation Résolution limitée: Max 5-6 bits Demande un nombre de comparateurs qui croit exponentiellement! 10

12 ADC: état de l art (5/7) ADC à approximations successives SAR «Successive Approximation Register» Vin Horloge Logique de contrôle Registre de contrôle MSB LSB Inconvénient: faible vitesse Avantages: résolution moyenne (10 bits), faible consommation DAC 11

13 ADC: état de l art (6/7) Avantages: bonne résolution avec une large bande passante (quelques 10 MHz) et la limitation de la consommation d'énergie Inconvénient: non idéalités de chaque bloc qui génèrent des distorsions 1 n n-1 n-2 Σ + Σ x16 - Ampli résidu - Ampli résidu analogique analogique ADC ADC ADC Vin S/H x16 S/H S/H n n-1 n-2 4 DAC 4 DAC 4 REG REG MSB n-1 REG n-2 n-2 ADC Pipeline Sortie du mot numérique LSB 12

14 ADC: état de l art (7/7) ADC Sigma-Delta Vin + D - Σ +Vref si c=1 Vref si c=0 A Intégrateur CNA 1 bit Σ B + - KFe comparateur C Filtre numérique et Décimateur Fe Vout Vin=0 B Avantage: Haute résolution (14-16 bits) C Inconvénient: suréchantillonnage de signal Vin=Vref/2 B C d'entrée limite la bande passante (quelques MHz, max MHz) 13

15 Plan Introduction ADC: état de l art Bruit en électronique Conception d un LNA pour un capteur piézo-résistif Conclusion 14

16 Bruit en électronique (1/3) Tout signal est parasité par du bruit Le bruit est un signal aléatoire, souvent d origine thermique, qui définit le seuil de détection de tout récepteur On peut définir le bruit en terme de densité spectrale Densité spectrale de puissance (W/Hz ou dbw/hz) Signal non détectable df Signal détectable P = b 0 Puissance du bruit : f n df n0 Impossible d'afficher l'image. Votre ordinateur manque peut-être de mémoire pour ouvrir l'image ou l'image est endommagée. Redémarrez l'ordinateur, puis ouvrez à nouveau le fichier. Si le x rouge est toujours affiché, vous devrez peut-être supprimer l'image avant de la réinsérer. Seuil de bruit Fréquence 15

17 Bruit en électronique (2/3) Il existe de nombreuses sources de bruit. Les principales sont : Bruit thermique : bruit «à vide» d une résistance. Lié à l agitation thermique. Bruit gaussien V = 4. k.t.r. B bruit Bruit de grenaille : lié au passage des électrons à travers une résistance, une jonction PN Ibruit = 2. q. I. B Bruit rose ou en 1/f ou de scintillement : lié aux défauts des dispositifs électroniques S bruit = I K f α β Autres sources de bruit : naturels (rayons cosmiques, aurores boréales) ou humaines (50 Hz secteur) -k: Constante de Boltzmann -R: Resistance -T: Temperature en Kelvin -K: Coefficient de bruit en 1/f -q: Charge élementaire d un electron -B: Bande passante utile -α et β: Coefficients (entre 0.8 et 1.3) 16

18 Bruit en électronique (3/3) Facteur de bruit ou Noise Figure (NF) Nin Circuit actif NF Nout NF = N N out in NF ( db) = N ( dbm) N ( db) out in Système en cascade 1 e élément 2 e élément N e élément NF = N N out in = NF 1 + NF2 1 NF3 1 NFN G G G G G... G N 1 Nin G1 NF1 G2 NF2 GN NFN Nout Ps = P Rapport signal à bruit (SNR) SNR ( db) 10.log b Les exigences en terme de SNR pour des communications analogiques sont très strictes 17

19 Plan Introduction ADC: état de l art Bruit en électronique Conception d un LNA pour un capteur piézo-résistif Conclusion 18

20 Conception d un LNA (1/15) Microphone A Détection par jauge M&NEMS Cadre : Programme ANR, édition 2011 Composition du consortium : CEA-Léti, IM2NP, LVA-INSA de Lyon, Neurelec Objectif du projet : Réalisation d un capteur microphone MEMS, basé sur un concept innovant et une technologie de type microélectronique avancée utilisant des nano-fils silicium Capteur microphone MEMS planaire à détection piézo-résisitive par nanofil Si ASIC très bas bruit/consommation pour la détection piézo-résistive Démonstrateur microphone (MEMS avec ASIC dans un packaging adapté) intégrable dans un produit de type implant cochléaire 19

21 Conception d un LNA (2/15) Conception de l électronique associée Objectifs : Conception système d une carte et d un ASIC bas bruit et basse consommation Accelerometer Mircro AMP ADC S-LINK and/or! -P PC PCB + FPGA ASIC Task & Task

22 Conception d un LNA (3/15) Oreille humaine: - Dynamic range 100 db - Fréquence: 20 Hz to 20 khz Data converter resolution & band pass : Architecture du capteur intelligent Signal numérique à la sortie du capteur piézo-résistif Bias A Data converter Capteur piézo-réistif Read out circuit Sigma Delta réalise la résolution réquise 21

23 Conception d un LNA (4/15) Bruit d un transistor CMOS en régime saturé Le bruit thermique associé aux porteurs du canal 2 8. k. T ieq = 3. g Le bruit en 1/f lié aux électrons piégés entre l oxyde et le semi-conducteur m v 2 eq = KF. C. W. L 2 ox 1 f Avec: -Cox: Capacité d oxyde -µ: Mobilité surfacique -W: Longueur du canal -L: Largeur du canal -KF: 1/f noise coefficient -K: Constante de Boltzmann -T: temperature g = 2 µc W. I L m ox D 2 v eq W/L 2 i eq 22

24 Appariement entre les composantes qui génère une tension de décalage: - Variations du processus de fabrication - Erreurs de lithographie Des dérives qui génèrent le bruit en 1/f: - Variation de la température - Vieillissement Pour diminuer le bruit: Conception d un LNA (5/15) -Assurer un bon appariement entre les composants -Augmenter la transconductance des transistors -Utiliser une technique de minimisation de bruit Technique Chopper 23

25 Conception d un LNA (6/15) La technique Chopper est bien adaptée pour le traitement des signaux qui sont continus dans le temps Eliminer le bruit en 1/f et la tension de décalage Réduire la distorsion harmonique d intermodulation de deuxième ordre du modulateur Le signal est transposé, amplifié, ramené en bande de base et filtré Le signal existe d une façon continue [C. C. Enz, Proceedings of the IEEE 1996] 24

26 Conception d un LNA (7/15) Circuit de préamplificateur + polarisation CT-ΣΔM R1=R2=R3=R4=4KΩ M&NEMS sensor [Nebhen, DTIS 2013] 25

27 Conception d un LNA (8/15) Gain en boucle ouverte: Vin + A vo Vout gm2 gm7 = =. V V g + g g + g ip in ds2 ds4 ds6 ds7 Vip Vout Produit gain-bande passante: GBW = gm2 2πC c Densité spectrale du bruit: 16KT 2 K K g g g 3g C f W L W L g 2 N P m3 2 ( m1 + m3 ) m1 ox m1 Noise = f ( W, L, g m ) 26

28 Conception d un LNA (9/15) Courbes de Gain et de Phase Bruit de l AI Gain=62 db et Phase=70 Bruit=6 nv/ H z [Nebhen, DTIS 2013] 27

29 Conception d un LNA (10/15) Circuit de l ADC Sigma-Delta: Sampling clock Decimator filter Sensor input FIR Output Implementation technology CMOS 65 nm 2.5 V Supply [Nebhen, IEEE Sensos 2013] 28

30 Conception d un LNA (11/15) OTA-Miller totalement differentiel + circuit de contre réaction (CMFB) + + Courbes de Gain et de Phase Gain=70 db Phase=63 [Nebhen, DTIP 2014] 29

31 Conception d un LNA (12/15) Conception d un ASIC faible bruit et faible tension d'alimentation en technologie CMOS ST 65nm Simulation niveau système: VHDL et MATLAB Simulation niveau transistor sous le logiciel CADENCE VIRTUOSO Dessin des masques de l ASIC Technology: CMOS 65 nm Alimentation: VDD = 2.5 V Area: 1mm x 1mm Package: TQFP64 [Nebhen, DTIP 2014] [Nebhen, ICECS 2013] [Nebhen, IEEE SENSORS 2013] 30

32 Conception d un LNA (13/15) Schéma bloc de la carte de test 31

33 Conception d un LNA (14/15) Bruit de l ADC Bruit de l amplificateur SNR = 92.5 db Résolution > 15 bits Bruit de l amplificateur PSD = 8 nv/ H z [Nebhen, IEEE SENSORS 2013] 32

34 Conception d un LNA (15/15) Mesure de SNR et de SNDR Comparaison avec l état de l art Ce travail Process (nm) ST Supply(V) fs(mhz) BW 20Hz- 2kHz 20Hz- 20kHz 500Hz 500Hz 24kHz SNR (db) SNDR (db) DR (db) THD (db) OSR SNR = 92.5 db SNDR = 91 db DR = 93.5 db [Nebhen, IEEE SENSORS 2013] Power (mw) [Dorrer, ESSCIRC 2006] 2- [Yeknami, IEEE Transaction Cir. Syst 2013] 3- [Liu, VLSI Design 2013] 4- [Luo, IEEE JSSC 2013] 33

35 Plan Introduction ADC: état de l art Bruit en électronique Conception d un LNA pour un capteur piézo-résistif Conclusion 34

36 Conclusion Réduire le bruit de la partie RF: Conception faible bruit Utilisation des techniques de minimisation de bruit Réduire la consommation des fonctions analogiques : Conception basse consommation Gestion dynamique de la consommation des fonctions analogiques 35