Cours 6 Logique séquentielle (2) ELP 304 : Electronique Numérique

Transcription

1 Cours 6 Logique séquentielle (2) ELP 304 : Electronique Numérique

2 Bascules étudiées au cours 5 R S * E * * Bascule RS asynchrone Bascule latch ou à verrouillage synchronisation sur niveau Bascule flip-flop ou à déclenchement sur fronts synchronisation sur fronts 2 épartement Electronique

3 u'est-ce qu'un registre? Ensemble de s permettant de stocker une information sous forme de mots binaires de n bits et, pour certains types de registres, d'effectuer des translations ou décalages sur ces mots, Les registres de mémorisation stockage Les registres à décalage stockage et décalage 3 épartement Electronique

4 Le registre de mémorisation ou registre tampon E E2 En- En 2 n- n 2 n- n Réalisation avec des s latches ou flip-flops 4 épartement Electronique

5 Les registres à décalage (I) Les s sont interconnectées => Utilisation exclusive de flip-flops (cf. PC 6-7) Fonction décalage à droite E i- i i+ n i = i => E sur n après n fronts actifs de 5 épartement Electronique

6 Les registres à décalage (II) Fonction décalage à gauche E i- i i+ n i = i+ => E sur après n fronts actifs de 6 épartement Electronique

7 Les registres à décalage (III) Fonction de chargement parallèle EP EP2 EP3 EP4 LOA LOA LOA LOA ES LOA =, (EP,..., EP n ) est chargé dans le registre LOA = 0, mode décalage 7 épartement Electronique

8 Les registres à décalage (IV) Initialisation du registre E INIT CL* CL* CL* CL* PR* PR* PR* PR* registre initialisé à 00 si INIT = 0 Rappel : entrées prioritaires asynchrones des s CLEAR ou RESET : est forcé à 0 SET ou PRESET : est forcé à La commande d'initialisation ne doit pas être activée pendant le fonctionnement normal (synchrone) du circuit 8 épartement Electronique

9 Le registre "universel" ans les catalogues de circuits standard : registres multi-fonctions E E2 En- En } entrées parallèles ES entrée série droite ESG entrée série gauche MOE SENS INIT SSG sortie série gauche 9 épartement Electronique REGISTRE UNIVERSEL 2 n- n SS sortie série droite } sorties parallèles chargement série ou parallèle (MOE, ES, ESG, Ei) décalage à droite et à gauche (SENS) lecture série ou parallèle (SS, SSG, ou i) initialisation (INIT)

10 Le registre "universel" : structure Exemple de réalisation de la cellule de base d'un registre universel E i ( ESG) n+ = i+ i- (0 = ES) 0 SENS 0 MOE i i MOE = 0, chargement parallèle MOE =, décalage SENS =, décalage droite SENS = 0, décalage gauche INIT 0 épartement Electronique

11 Les registres : applications (I) Mémorisation temporaire d'une information Conversion parallèle-série de mots binaires chargement parallèle puis décalage E E2 En- En S n = 4 f Ei (i =, 2, 3, 4) Xi Yi Zi f / 4 S X2 X Y4 Y3 Y2 Y Z4 f MOE épartement Electronique

12 Les registres : applications (II) Conversion série-parallèle d'un train binaire mode décalage et récupération des mots binaires sur... n E n = 4 2 n- n E X3 X4 Y Y2 Y3 Y4 Z X2 X3 X4 Y Y2 Y3 Y X X2 X3 X4 Y Y2 Y3 W4 X X2 X3 X4 Y Y2 W3 W4 X X2 X3 X4 Y f f f / 4 2 épartement Electronique X Y

13 Les registres : applications (III) Ligne à retard numérique permet de retarder un train binaire de n périodes d'horloge E S ivision et multiplication par 2 n décalage à droite de n bits : division par 2 n : état initial : après front actif de : après 2 fronts actifs de 3 épartement Electronique

14 Les registres : applications (IV) décalage à gauche de n bits : multiplication par 2 n : état initial : après front actif de : après 2 fronts actifs de 4 épartement Electronique

15 Les registres : applications (V) Réalisation de générateurs de séquences pseudo-aléatoires registre à décalage + OU exclusifs h h2 h3 hn- hn ck Polynôme générateur { } P( X) = + h X + h X + L + h X + h X, h 0 ; 2 2 n n n n i 5 épartement Electronique

16 Les registres : applications (VI) Exemple de générateur pseudo-aléatoire P( X) = + X + X 4 ck épartement Electronique

17 Les compteurs éfinition Un compteur est un circuit dont la valeur des sorties est directement liée au nombre d'impulsions appliquées sur son entrée d'horloge Le plus souvent, énumération du code binaire naturel eux catégories de compteurs compteurs asynchrones compteurs synchrones Un système séquentiel est synchrone (sur fronts) <=> les changements d'état du système (hors initialisation) sont conditionnés par les fronts actifs du signal d'horloge Exemple : les registres sont des circuits synchrones Sinon, il est asynchrone 7 épartement Electronique

18 Le diviseur (de fréquence) par 2 C'est le compteur le plus simple : comptage binaire modulo 2 * = f f / 2 f / 2 contrainte : tp( ) > t hold (toujours vérifié) 8 épartement Electronique

19 Compteurs asynchrones modulo 2 n Compteur asynchrone modulo * * * LSB MSB 2 3 (3 2 ) épartement Electronique

20 écompteurs asynchrones modulo 2 n écompteur asynchrone modulo * * * LSB MSB 2 3 (3 2 ) épartement Electronique

21 Analyse temporelle des sorties d'un compteur / décompteur asynchrone Cumul des temps de propagation des s t ( ) p basc Passage de l'état 0 à 00 du compteur modulo 8 2 p basc p basc2 t ( ) + t ( ) p basc p basc2 t ( ) + t ( ) 00 + t ( ) p basc3 les compteurs de grande taille sont lents états transitoires parasites t p total α n 2 épartement Electronique

22 Bilan sur l'utilisation des compteurs asynchrones Intérêt principal leur simplicité Leurs (nombreux) inconvénients vitesse de fonctionnement limitée pour les compteurs de grande taille présence d'états transitoires indésirables sur les sorties après chaque front de l'horloge pas de méthode fiable pour réaliser des cycles incomplets ( 2 n ) ou d autres énumérations que le code binaire naturel 22 épartement Electronique