/HVV\VWqPHVFRPELQDWRLUHV

/HVV\VWqPHVFRPELQDWRLUHV I. Définition On ppelle système combintoire tout système numérique dont les sorties sont exclusivement définies à prtir des vribles d entrée (Figure ). = f(x, x 2,,, x n ) x x 2 2 = f2(x, x 2,,, x n ) ystème combintoire x n p = fp(x, x 2,,, x n ) Figure : système combintoire générnt p sorties i à prtir des n vribles d'entrée x i. II. Les fonctions combintoires II.. Les opérteurs logiques élémentires et leurs déclinisons Les opérteurs logiques élémentires sont disponibles sous forme de circuits intégrés de tille et de nombre de broches vrible suivnt l quntité ou le nombre d entrée des opérteurs. II... Opérteurs NON Les opérteurs NON ne possèdent évidemment qu une seule entrée. Les sorties de ces portes peuvent être mplifiées (buffer) ou à collecteur ouvert (CO). Des seuils de déclenchement peuvent crctériser ces entrées : on dit lors que ce sont des entrées trigger de chmitt. II..2. Opérteurs ET ur l bse des opérteurs ET à deux entrées, on en construit d utres à 3, 4 et 8 entrées. Des portes dérivées font ppel à des modes prticuliers des entrées et des sorties. II..3. Opérteurs OU Le principe reste identique pour les opérteurs OU à 2, 3 ou 4 entrées. II..4. Opérteurs NAND Plus nombreuses, les déclinisons de ces opérteurs offrent des portes à 2, 3, 4, 8 ou 3 entrées. II..5. Opérteurs NOR Les déclinisons de ces opérteurs offrent des portes à 2, 3, 4 ou 5 entrées. II..6. Opérteurs XOR Différentes possibilités, mis toujours vec deux entrées. II.2. Décodeurs et trnscodeurs II.2.. Définitions Un trnscodeur permet de convertir une combinison n de bits en une utre de p bits. L différence entre un trnscodeur et un décodeur réside dns l ppliction de l objet défini plutôt que dns l fonction rélisée. Pr exemple, on prle plutôt de trnscodeur Gry/binire mis on utilise un décodeur pour un système d ffichge sept segments. <²XP novembre 98 V. / 8 Les systèmes combintoires

II.2.2. Décodeurs et trnscodeurs usuels Prmi les composnts les plus cournts retenons ceux-ci : binire vers déciml (4 vers ), Gry excès 3 vers déciml, BCD vers déciml ou binire vers hexdéciml. (4 vers 6) Un décodeur 7 segments permet, à prtir d une combinison sur 4 bits, de piloter un fficheur sept segments en déciml (digits de à 9) ou en hexdéciml (digits de à F). II.3. Multiplexeurs et démultiplexeurs II.3.. Définition Un multiplexeur (multiplexer) (Figure 2) permet de trnsmettre en sortie un bit de donnée dont le rng est indiqué pr un mot de sélection de n bits (le sélecteur), prmi les 2 n bits d entrée. C est une sorte d iguillge de 2 n vers voie. Un démultiplexeur (demultiplexer) (Figure 3) effectue l opértion inverse en ssignnt à l sortie de rng indiqué pr le sélecteur, le bit de donnée en entrée. C est une sorte d iguillge voie vers 2 n voies. électeur Données n 2 n n- MUX G 2 n - ortie électeur Donnée n n- DMUX G 2 n - 2 n - orties 2 n 2 n - Figure 2 : symbole d un multiplexeur. Figure 3 : symbole d un démultiplexeur. II.3.2. Applictions Un multiplexeur permet de synthétiser isément une fonction logique ou d iguiller des informtions u sein d un système numérique. II.3.3. Multiplexeurs et démultiplexeurs usuels Multiplexeurs : 2, 4, 8 ou 6 vers. Démultiplexeurs : vers 2, 4, 8 ou 6. II.4. Les opértions logiques sur mots binires II.4.. Définitions On ppelle opérteur logique, une fonction combintoire rélisnt une opértion logique entre deux mots binires codés sur n bits. Les opértions logiques sont : l complémenttion Exemple : NON() = NON()= NON($2CE) = = $FD3. Remrque : On joute des zéros en tête pour tteindre un codge sur un poids binire de bits. L somme logique (ou) Exemple : + (lire... ou...) = soit $72 + $29=$3F3 Le produit logique (et) Exemple :. (lire... et...) = soit $72. $29=$ L somme exclusive logique (xor) Exemple : (lire... xor...) = soit $72 $29=$3E3 <²XP novembre 98 V. 2 / 8 Les systèmes combintoires

II.5. Opérteurs rithmétiques II.5.. Définitions On ppelle opérteur rithmétique, une fonction combintoire rélisnt une opértion rithmétique entre deux mots binires de n bits (codge pondéré). Les opértions rithmétiques de bse sont l ddition et l multipliction. L soustrction est obtenue pr ddition de l opérnde codée en complément à 2. II.5.2. L dditionneur L dditionneur (dder) numérique rélise l somme de deux nombres de n bits en tennt compte éventuellement d une retenue extérieure. Le résultt est fourni sur n + bits, le dernier bit est l retenue. II.5.3. Le multiplicteur Le multiplicteur (multiplier) numérique rélise le produit de deux nombres de n bits en tennt compte d une retenue extérieure. Le résultt est fourni sur 2n bits. II.6. Unité rithmétique et logique Une unité rithmétique et logique (UAL ou ALU, Arithmetic nd Logic Unit en nglo-méricin) permet tous les types d opértions logiques et rithmétiques. A prtir de 2 mots binires de n bits, le mot binire de sortie représente une opértion logique ou rithmétique spécifiée dns une tble de fonctionnement. Le résultt pprît en sortie sur 2n bits. Exemple : ALU 4 bits et générteur de fonction 748. II.7. Autres fonctions II.7.. Comprteur d églité Un comprteur d églité fourni l vleur si deux mots binires de n bits en entrée sont identiques (u bit près). Dns le cs contrire l vleur est fournie. II.7.2. Comprteur rithmétique Un comprteur (mgnitude comprtor) est une générlistion du comprteur d églité mis indiqunt, grâce à deux sorties supplémentires, l position reltive d un mot d entrée (A) pr rpport à l utre (B). Cet opérteur possède donc trois sorties (A < B), (A = B) et (A > B). III. ynthèse des systèmes logiques combintoires A prtir du chier des chrges, on construit l tble de vérité. Une mise en éqution directe permet d exprimer l sortie à prtir des différentes vribles d entrée, mis l recherche de l expression logique peut être optimisée à l ide des tbles de Krnugh. Disposnt de l fonction, l synthèse devient possible de mnière directe à l ide d opérteurs logiques, de multiplexeurs ou à l ide de circuits spécilisés, les réseux logiques progrmmbles. Chier des chrges Tble de vérité Mise en éqution (vec optimistion) ynthèse : GLUHFWH PXOWLOH[HXUV FLUFXLWVVpFLDOLVpV Figure 4 : descriptif de l synthèse d une fonction logique combintoire. III.. ynthèse d une expression booléenne pr tble de Krnugh III... Introduction III... Insuffisnce et indpttion du code binire nturel Un processus réel ne voit jmis une simultnéité prfite des événements : deux vribles logiques ou dvntge ne peuvent chnger d étt simultnément. On observe pourtnt ce phénomène lors du pssge entre les vleurs 2 et 3 codées en binire nturel (Figure 5). Entre le début du chngement et l prise d effet du nouvel étt, plusieurs combinisons pprissent de mnière létoire suivnt l rpidité d évolution des vribles (ici, puis et enfin ). <²XP novembre 98 V. 3 / 8 Les systèmes combintoires

5HWDUG 2 t t t Début du chngement Prise d'effet de l nouvelle configurtion Figure 5 : chronogrmmes d'évolution pour le pssge de à. Il résulte de cette observtion que le codge en binire nturel n est ps dpté à l description des phénomènes logiques réels. Il est nécessire de mettre en plce un code qui ne fit évoluer qu un seul bit à l fois : le code binire réfléchi ou code Gry. III...2. Le code binire réfléchi Le code binire réfléchi est construit pr réflexions prtielles (d où son nom). Le Tbleu le décrit sur 4 bits. 2 3 4 5 6 7 8 9 2 3 4 5 MB r 3 r 2 r LB r Tbleu : code binire réfléchi. III..2. Les tbles de Krnugh III..2.. Mise en plce Pr des moyens «semi-grphiques», l méthode de Krnugh permet d optimiser le nombre de termes en opérnt des simplifictions directes sns écrire tous les mintermes. tble à deux entrées (lignes-colonnes) ; on équilibre les vribles sur les lignes et les colonnes pour s pprocher d un tbleu crré ; les lignes et les colonnes sont codées en code Gry ; chque cse contient l étt de l sortie ( ou ) pour les entrées correspondntes. III..2.2. Règles de simplifiction Constituer des groupes de ces groupes de tille mximle, doivent contenir un nombre de cses égl à un poids binire (, 2, 4, 8, 6,...) et doivent respecter les symétries de l tble ; les bords de l tble sont djcents, ce qui permet d élrgir les possibilités de regroupement grce à des repliements (Figure 6). Un regroupement constitue un ensemble de mintermes (cses) liés pr l opértion OU. Du fit de l symétrie, des vribles se simplifient deux à deux. Un regroupement constitue donc une expression logique simplifiée. Pour extrire cette expression, on ne retient que les vribles dont l étt logique n est ps modifié pr déplcement de cse en cse à l intérieur du groupement. Les bords hut et bs sont djcents. Les bords droit et guche sont djcents. Figure 6 : illustrtion des règles de repliement En conséquence les coins sont djcents (deux à deux ou en combiné) <²XP novembre 98 V. 4 / 8 Les systèmes combintoires

Couvrir tous les même vec chevuchements Une ou plusieurs cses peuvent être communes à plusieurs regroupements. On dit que l on effectue des chevuchements pour ugmenter l tille des groupes. Cependnt les inclusions ne sont ps utorisées. L confection des groupes cesse lorsque tous les pprtiennent à u moins l un d entre eux. Toutes les expressions trouvées sont sommées (OU logique) pour constituer l éqution de l sortie considérée. Remrque : suivnt l forme du résultt souhité (cnonique ou 2), on extrit les (éqution de l fonction) ou les (éqution du complément logique de l fonction). III.2. Rélistion à l ide d opérteurs logiques Divers modes de synthèse seront bordés utour de l fonction exemple = ( + b).c +. d. III.2.. ynthèse directe Dns ce mode, on utilise directement les opérteurs correspondnt à l expression logique pour fournir le logigrmme de l Figure 7. b c d Figure 7 : résultt de l synthèse directe. III.2.2. Emploi exclusif d opérteurs NAND L opérteur NAND est universel, c est à dire qu une fonction peut s exprimer uniquement vec ces opérteurs. Pour ne fire pprître que des NAND, on écrit l expression sous l première forme cnonique (somme de produits) puis on complémente. En ppliqunt les théorèmes de De Morgn plusieurs fois de suite, on obtient une expression exclusivement en NAND. = ( + b).c +.d = b c +.d = b c +.d = bc..d = ( b c) ( d ) d b c Figure 8 : représenttion à l ide unique de NAND. III.2.3. Emploi exclusif d opérteurs NOR L opérteur NOR est lui ussi universel. On écrit l expression sous l deuxième forme cnonique (produit de sommes) puis on complémente. En ppliqunt les théorèmes de De Morgn plusieurs fois de suite, on obtient une expression exclusivement en NOR. = ( + b).c +.d = b c +.d = ( + )( b + )( c + )( + d )( b + d )( c + d ) = ( b + ) + ( c + ) + ( + d ) + ( b + d ) + ( c + d ) = ( b) ( c) ( d ) ( b d ) ( c d ) b c d Figure 9 : représenttion unique à l ide de NOR. <²XP novembre 98 V. 5 / 8 Les systèmes combintoires

III.3. Rélistion à l ide de multiplexeurs Le multiplexeur rend disponible en sortie l une des 2 n entrées (données de l tble de vérité) choisie pr une dresse fixée pr le sélecteur. Ces dresses construisent les 2 n mintermes qui sont vlidés pr les données pour pprître en sortie. A titre d exemple synthétisons l fonction décrite pr l tble de vérité du Tbleu 2. Le résultt pprît à l Figure. On remrquer l inutilité d extrire l expression logique et l nécessité d jouter une porte NON pour prendre en compte l ctivité à l étt bs du multiplexeur. b c b c Tbleu 2 Figure : l fonction synthétisée pr multiplexeur 52. 2 2 3 4 5 6 7 G 7 MUX III.4. Utilistion de circuits progrmmbles spécilisés III.4.. Présenttion et définitions Les besoins en fonctions combintoires toujours spécifiques u chier des chrges à résoudre, relyés pr les progrès de l intégrtion des circuits intégrés et l pression des utilisteurs ont incités les constructeurs à développer des produits de fible encombrement, fciles à mettre en œuvre et répondnt à une lrge étendue de besoins. L éventil de ce type de circuits progrmmbles est très lrge. En voici l liste clssée pr ordre de complexité décroissnte et leur principe de rélistion technologique. circuits AIC (Appliction pecific Integrted Circuit), les substrts sont préprés pour une ppliction spécifique. Ce choix est prticulièrement justifié dns les grndes séries. circuits précrctérisés, résultnt d un ssemblge de fonctions prédéfinies que l utilisteur ssemble pour être intégrées pr le fbricnt. Le circuit livré ne nécessite plus d opértion. circuits prédiffusés msqubles, des blocs de fonctions logiques ont été implntées pr le constructeur qui, à l demnde de l utilisteur, diffuse une dernière couche d luminium mtérilisnt les liisons spécifiées. circuits prédiffusés progrmmbles (FPGA, Field Progrmmble Gte Arry), reprend le principe du prédiffusé msquble mis les interconnexions sont rélisées pr destruction ou progrmmtion de liisons fusibles. Circuits PLD (Progrmmble Logic Device), comportnt des éléments logiques dont le câblge est terminé pr rupture de liisons fusibles. Circuits EPLD (Ersble Progrmmble Logic Device), pour lesquels l liison est reprogrmmble (bien souvent pr le biis d un logiciel) ; PLA (Progrmmble Logic Arry), ce sont des circuits comportnt des portes ET progrmmbles et des OU fixes ; GAL (Generic Arry Logic), ce sont des PAL CMO reprogrmmbles. III.4.2. Principe de progrmmtion d un PAL Les liisons progrmmbles sont fusibles. Lorsque le PAL est vierge toutes les liisons existent. Progrmmer le composnt consiste à fire fondre certins fusibles pour enlever les liisons ssociées. Cette opértion est effectuée à l ide d un progrmmteur qui reçoit les informtions d un logiciel. Bien souvent celui-ci offre l possibilité de réliser son étude en effectunt les schéms et leur simultion. Exemple : progrmmer l fonction = II 2 + II 2 (XOR) donne le résultt de l Figure 2. <²XP novembre 98 V. 6 / 8 Les systèmes combintoires

I I I 2 I 2 OLJQHVG HQWUpH I I I 2 I 2 I I I 2 I2 Figure : extrit de PAL. Les intersections sont des liisons destructibles (fusibles). Figure 2 : les liisons conservées sont mrquées (opértion XOR). III.4.3. Eléments sur le PAL TIB PAL6L8-5C (Texs Instruments) Ce document ne fournit que des éléments d informtion. L notice des composnts est plus complète. Ici, le symbole IEC pprît à l Figure 3 et l structure interne à l Figure 4. Figure 3 : symbole IEC du PAL6L8-5C Figure 4 : structure interne du PAL6L8-5C. <²XP novembre 98 V. 7 / 8 Les systèmes combintoires

<²XP novembre 98 V. 8 / 8 Les systèmes combintoires