Digital Design (introduction to) 3A ISMIN 1h30.

Dimension: px

Commencer à balayer dès la page:

Download "Digital Design (introduction to) 3A ISMIN 1h30."

Andrée Généreux
il y a 7 ans
Total affichages :

1 Digital Design (introduction to) 3A ISMIN 1h30. Examen - Lundi 26 octobre Une attention particulière sera portée au soin lors de la correction et de la notation (écrire proprement, utiliser plusieurs couleurs, entourer les résultats avec une règle, etc.) Aucun document n est autorisé calculatrice autorisée. 3 pages, 2 exercices : 25 points ramenés à une note sur 20 Exercice 1 Design d une porte logique 8 pts. On considère la fonction logique d équation : Z = A + B. ( C + D ) a. Dessiner le schéma au niveau transistor d une porte logique CMOS implémentant cette fonction. b. Dimensionner les transistors de cette porte de façon à avoir des temps de propagation similaires à ceux de l inverseur de base de la technologie CMOS 0,35 µm étudiée en TP. On rappelle les dimensions des transistors de l inverseur de base dans cette technologie : L PMOS = L NMOS = L min = 0,35 µm ; W PMOS = 0,8 µm ; W NMOS = 0,5 µm. c. Dessiner le diagramme bâtons et le layout de la porte logique (vous représenterez au minimum les masques correspondant à la métallisation de niveau 1, au polysilicium de grille, aux diffusions, aux contacts diffusion métal : MET1 / POLY1 / DIFF / CONT). Vous chercherez à réaliser un layout le plus compact possible. 1

) Aucun document n est autorisé calculatrice autorisée. 3 pages, 2 exercices : 25 points ramenés à une note sur 20 Exercice 1 Design d une porte logique 8 pts.

2 Exercice 2 Calcul de temps de propagation 17 pts. On considère la porte de transmission de la figure 1 (partie gauche) réalisée au moyen d un transistor NMOS et d un transistor PMOS associés en parallèle. L évolution de ses tensions d entrée (v in ) et de sortie (v out ) est également représentée figure 1 (partie droite) pour une transition d un état bas (gnd) vers un état haut (V DD ), le NMOS et le PMOS étant passants (v G,nmos = V DD, v G,pmos = 0). On note C load la capacité de charge équivalente de la porte de transmission ramenée sur sa sortie. v in v G = V DD V DD i Dn B v in Vdd B i Dp C load v out v out t v G = 0 gnd V DD /2 Fig. 1 Porte de transmission. t Pour cet exercice on considère des transistors NMOS et PMOS réalisés en technologie 0,35 µm chargés par une capacité C load = 1 pf et tels que L NMOS = L PMOS = 0,35 µm, W NMOS = W PMOS = 1,5 µm. On rappelle également les principaux paramètres de cette technologie : V DD = 3,3 V, k p = 58 µa/v 2, k n = 175 µa/v 2, V tp0 = -0,6 V, V tn0 = 0,46 V (tensions de seuil en l absence d effet de substrat, i.e. v SB = 0 V). On prendra également γ = 0,5 V 1/2 (le coefficient d effet de substrat de cette technologie) et 2Ø f = 0,6 V le paramètre technologique associé dans les équations : % V tn = V tn 0 +γ. ' v SB + 2Φ f 2Φ & f % V tp = V tp 0 γ. ' v BS + 2Φ f 2Φ & f ( * ) ( * ) 2

L évolution de ses tensions d entrée (v in ) et de sortie (v out ) est également représentée figure 1 (partie droite) pour une transition d un état bas (gnd) vers un état haut (V DD ), le NMOS et le

3 a. Calcul du t plh On considère que l entrée v in passe instantanément de 0V à V DD à l instant initial. Rappeler la définition du t plh (reprendre et compléter les graphes des tensions). Reprendre également le schéma de la porte de transmission en plaçant correctement les drains et les sources du NMOS et du PMOS afin de faciliter votre réflexion. Comment le body effect (l effet de substrat) est-il pris en compte dans la mise en équation du comportement d un NMOS? Quels sont les régimes de fonctionnement du NMOS et du PMOS à l instant t = 0 + (début de la charge de C load )? Donner l expression littérale du courant i load (0 + ) (le courant de charge de la capacité juste après la transition de v in ), puis calculer la valeur numérique correspondante. Donner l expression littérale de la tension de sortie maximale (V OH ) atteinte par v out. Commenter par rapport à ce que serait V OH pour une porte de transmission réalisée avec seulement un NMOS. Donner l expression littérale du courant i load (t plh ) (le courant de charge à t = t plh ), puis calculer la valeur numérique correspondante. Exprimer et calculer le courant moyen i load, Moy lors de la charge de t = 0 + à t = t plh en considérant que le courant évolue de façon linéaire sur cet intervalle de temps. On fera l hypothèse que le calcul du t plh peut s effectuer avec une bonne approximation en considérant que le courant de charge est constant et égale à i load, Moy sur l intervalle de temps de t = 0 + à t = t plh. Donner l expression littérale du temps de charge d une capacité C load par un courant constant i load, Moy correspondant à variation de tension ΔV. En déduire l expression littérale de t plh en fonction de C load, V DD, et i load, Moy. Calculer la valeur de t plh. b. Calcul du t phl Définir le t phl de cette porte de transmission (vous dessinerez la porte de transmission et les tensions d entrée et de sortie de façon à illustrer votre propos). Calculer le t phl en vous inspirant de la méthode utilisée à la question a. c. Calcul du temps de propagation t p. Calculer le temps de propagation t p de cette porte de transmission. 3

Comment le body effect (l effet de substrat) est-il pris en compte dans la mise en équation du comportement d un NMOS?

Documents pareils

Circuits intégrés micro-ondes

Chapitre 7 Circuits intégrés micro-ondes Ce chapitre sert d introduction aux circuits intégrés micro-ondes. On y présentera les éléments de base (résistance, capacitance, inductance), ainsi que les transistors