LES MULTI PROCESSEURS

Save this PDF as:
 WORD  PNG  TXT  JPG

Dimension: px
Commencer à balayer dès la page:

Download "LES MULTI PROCESSEURS"

Transcription

1 Introduction aux clusters Qu est ce que le terme Cluster veut dire? Un cluster peut être défini comme un ensemble limité (de l ordre de la dizaine) de systèmes informatiques interconnecté qui partagent des ressources de façon transparentes. Ces ressources partagées sont désignées comme «ressources clusterisées». Chacun de ces systèmes peut être considéré comme un système à part entière : Il dispose d un ensemble complet de ressources : mémoire, disques, processeurs etc Les systèmes qui composent un cluster sont appelés nœuds. Les clusters sont aussi désignés sous l appellation de systèmes faiblement couplés car ils ne partagent pas de mémoire. Tandem a introduit le concept de cluster à la fin des années 1970 et Digital l a repris avec le VAX VMS (VaxCluster) à partir de CNAM Patrick Arlaud - Jerome Dupire 1

2 Introduction aux clusters Un Cluster n est pas un système distribué : Un cluster est composé de nœuds similaires. C est-à-dire provenant d un même fournisseur, correspondant à des configurations précisément définies et fonctionnant sous le contrôle d une même version du système d exploitation. Les clusters offrent aux utilisateurs l illusion qu ils sont en présence d un système unique. Les différents nœuds qui composent le cluster sont proches les uns des autres. La synchronisation entre les nœuds est assurée au moyen d un gestionnaire de verrous distribués, appelé DLM (Distribued Lock Manager). Le système d exploitation d un cluster repose soit sur un système spécialement conçu pour cela (cas de Tandem), soit sur un système dérivé d un système existant. L avantage principal est la haute disponibilité parce qu ils possèdent des caractéristiques de redondance et de résistance aux défaillances (en particulier défaillance logiciel). CNAM Patrick Arlaud - Jerome Dupire 2

3 Introduction aux clusters Le Cluster UNIX : IBM HACMP/Bull Power Cluster Charge de travail répartie Ressources clusterisees : -Disques -Connexion reseau Accès concurrents Le DLM est une fonction dont l implémentation est répartie sur les différents nœuds qui composent les cluster. DPX/20 Gestion du verrouillage (Distribued Lock Manager) DPX/20 Le réseau d interconnexion du cluster peut être doublé de façon à augmenter la disponibilité du système. Server A Oracle Parallel Server Disque 1 Disque 2 Server A Oracle Parallel Server CNAM Patrick Arlaud - Jerome Dupire 3

4 Introduction aux clusters Client CLINFO Client CLINFO Client CLINFO CLUSTER Gestionnaire de verrous Gestionnaire du cluster Agent SNMP Cluster Architecture très générale du Cluster HACMP/6000 d IBM CNAM Patrick Arlaud - Jerome Dupire 4

5 Introduction aux clusters Le gestionnaire du cluster. Actif sur tous les nœuds du cluster, il se charge de maintenir à jour la configuration du cluster. Son rôle consiste aussi à refléter l état de fonctionnement du cluster vis-à-vis des autres systèmes. CLINFO (Cluster Information Service). C est un composant optionnel tant sur le cluster que sur les clients. Il donne des informations aux clients sur l état du cluster au moyen d une API. Ces informations sont communiquées aussi aux agents SNMP. L agent SNMP, cluster SNMP (Simple Network Management). C est un produit standard de fait pour l administration des systèmes distribués dans le monde Unix. Le gestionnaire de cluster lui transmet des informations qu il rend accessibles à travers SNMP. Le gestionnaire de verrous fournit un service de synchronisation distribué aux différents services et aux applications fonctionnant sur un cluster. CNAM Patrick Arlaud - Jerome Dupire 5

6 Introduction aux clusters Client Client TruCluster Software de Compaq C est typiquement un cluster à haute disponibilité. SCSI Controller SCSI Controller Disques partagés SCSI Controller SCSI Controller Chaque nœud est équipé d un disque système.un nœud peut s initialiser de façon autonome avant de rejoindre le cluster. Un nœud peut aussi posséder ses propres disques qui ne seront pas récupérés par le cluster. Les différents nœuds exercent une surveillance réciproque les uns sur les autres. Le cluster se gère comme un système unique. Disque privé Disque système Disque système Le système de fichiers clustérisé avec racine unique partagée. Domaine unique de sécurité, la désignation d un utilisateur se fait une seule fois. CNAM Patrick Arlaud - Jerome Dupire 6

7 Une machine massivement parallèle (MPP pour Massively Parallel Processing) possède un ensemble important (plusieurs centaines) de systèmes appelés nœuds reliés par un réseau d interconnexion. Chaque nœud dispose de ses propres ressources, processeurs, mémoire, contrôleurs d entrées sorties et de sa propre copie du système d exploitation. Chaque nœud est donc totalement indépendant. Les différences avec les clusters sont : Le nombre maximal de nœuds, une dizaine pour un cluster, plusieurs centaines pour les MPP. L organisation physique des systèmes, conçue pour supporter un grand nombre de nœuds et en faciliter l ajout. Le réseau d interconnexion spécifique à haute performance, alors que pour les clusters il s agit plutôt de FDDI ou ethernet à 100 Mb. Les nœuds peuvent être des SMP, ils sont alors qualifiés de nœuds multi processeurs. Les applications sont développés spécifiquement pour ce type d architecture. Elles visent surtout le calcul numérique intensif. CNAM Patrick Arlaud - Jerome Dupire 7

8 Ce type machines concurrencent directement les machines vectorielles (Cray Nec). Actuellement : Développement de MPP pour les systèmes d aide à la décision. Les SGBD ont été adaptés au traitement parallèle pour les grandes bases de données. Il est impératif que le réseau d interconnexion soit performant car une application MPP comprend : Des phases de communication (notamment les données pour les processus qui s exécutent en parallèle). Des phases de calcul. La performance du réseau est donc fondamentale pour la performance des applications. CNAM Patrick Arlaud - Jerome Dupire 8

9 Performance des réseaux d interconnexion : La topologie du réseau. Le nombre maximal de nœuds supportés. La performance (latence et bande passante). La simplicité et la généralité de l interface matériel logiciel. Le caractère bloquant ou non bloquant du réseau (ici on s intéresse uniquement aux réseaux non bloquant). Le coût. La résistance aux défaillances, en général les réseaux sont redondants. En fonctionnement normal, deux réseaux sont utilisés, chacun s occupe de 50% de la charge, en cas de défaillance de l un des réseaux, la totalité du trafic est assurée par le réseau valide. La conformité à un standard ou la possibilité d en devenir un. CNAM Patrick Arlaud - Jerome Dupire 9

10 Exemple de topologie d interconnexion : BUS ANNEAU Complètement connecté CrossBar Grille 2D Grille 2D Hiérarchisé Réseau Oméga CNAM Patrick Arlaud - Jerome Dupire 10

11 Paramètres de caractérisation de la performance d un réseau d interconnexion : La latence Le temps nécessaire à l acheminement d un message depuis l espace d adressage d un processus jusqu à l espace d un autre processus. Le débit ou bande passante : Le nombre d octets communiqués par unité de temps. On distingue : La bande passante totale : il s agit de la bande passante d un lien multipliée par le nombre de liens existant dans le réseau d interconnexion. La bande passante totale suppose que les nœuds exploitent en totalité les différents liens et qu il n y ait aucun conflit sur ces liens. La bande passante réellement utilisable : c est la moyenne passant par les différents nœuds, la notion de bissection bandswitch est utilisée pour définir cette moyenne. CNAM Patrick Arlaud - Jerome Dupire 11

12 La bissection bandswitch : LES MULTI PROCESSEURS Pour un réseau symétrique, c est la bande passante observée sur une coupe en deux du réseau d interconnexion. Pour un réseau dissymétrique, c est la bande passante minimale observée sur l ensemble de coupes du réseau. Un réseau d interconnexion parfait : Une latence constante (indépendante du nombre de nœuds). Le temps nécessaire à l acheminement d un message entre deux nœuds quelconques est indépendant du nombre de nœuds du système. Une bissection croissant linéairement avec le nombre de nœuds. L ajout d un nœud dans le système apporte alors une contribution constante à la bande passante. Remarque : Pour les clusters, le réseau est souvent fondé sur les technologies de réseau local, la latence augmente avec le nombre de nœuds car il y a contention tandis que le débit global est constant. Alors que dans le cas des MPP, le réseau d interconnexion cherche à se rapprocher des caractéristiques idéal : latence constante et débit dépendant linéairement du nombre de nœuds. CNAM Patrick Arlaud - Jerome Dupire 12

13 Caractéristiques comparées de quelques topologies de réseaux d interconnexion Bande Passante Critères Bus Anneau Grille 2D Hypercube Complètement connecté Bande Passante Totale Bissection Coût Port par Switch Pas applicable Nombre total de liens Un réseau complètement connecté possède une topologie telle que tout nœud possède un lien dédié avec tous les autres nœuds du système. Le tableau met en évidence la différence importante qui existe entre la bande passante totale et la bissection. Le choix d une topologie résulte d un compromis entre sa bande passante et son coût. CNAM Patrick Arlaud - Jerome Dupire 13

14 Caractéristiques du réseau d interconnexion Spider de SGI (topologie HyperCube) Nombre de nœuds Latence moyenne (ns) Bissection Go/s Ce réseau présente les caractéristiques idéal en terme de bande passante, croissance linéaire de la bissection en fonction du nombre de nœuds. La latence augmente de façon sensible avec le nombre de nœuds connectés. Remarque sur la latence : Pour l essentiel, la latence est du au logiciel et non au matériel. CNAM Patrick Arlaud - Jerome Dupire 14

15 IBM RS/6000 SP LES MULTI PROCESSEURS C est un système massivement parallèle dont les nœuds sont dérivés des serveurs SMP standard. Ce système est composé : 512 nœuds maximum sur demande spéciale et 128 sinon. Les nœuds se répartissent en : nœud mince (thin node) pouvant avoir 1 ou 2 processeurs Power3 cadencés à 220 Mhz. nœud large (wide node) pouvant avoir 2 ou 4 processeurs 604e cadencés à 332 Mhz ou Power3 à 200 Mhz. nœud haut (high node) pouvant compter jusqu à 8 processeurs Power3 cadencés à 222 Mhz. Le tout est regroupés dans des armoires, une armoire contient 4 à 16 nœuds suivant les types de nœuds. Le réseau d interconnexion des nœuds est de topologie oméga utilisant des Cross Bars de 4x4. chaque nœud possède une liaison bidirectionnelle avec le réseau d interconnexion dont le débit est de 150 Mo/s par direction. Ce système est surtout utilisé pour les applications de calcul numérique et l aide à la décision au travers des bases de données de grande taille. CNAM Patrick Arlaud - Jerome Dupire 15

16 Architecture générale du NCR WorldMark 5200 Les nœuds sont des SMP à 4 processeurs Xeon. Le système supporte jusqu à 512 nœuds, soit 2048 processeurs. BYNET Noeud SMP Noeud SMP Noeud SMP Noeud SMP Noeud SMP Noeud SMP Noeud SMP Noeud SMP Le réseau BYNET est doublé pour répondre à la fois aux critères de performances et de disponilité. La bissection croit linéairement en fonction du nombre de nœuds (bissection = 20.8 Mo/s x nombre_de_noeuds). La latence moyenne pour une communication entre des niveaux «application» est de 300 μs. CNAM Patrick Arlaud - Jerome Dupire 16

17 Exemple de machines vectorielles NEC SX-5 L architecture vectorielle est une forme particulière de parallélisme des données. Elle met au service de l exécution des boucles portant sur des tableaux un nombre élevé d unité arithmétiques fonctionnant en parallèle pour diviser dans les mêmes proportions le temps d exécution. DO I=1, 256 ENDDO Z(i)=X(i)+Y(i) Se transforme sur une architecture classique en <Initialisation I = 1> test : <test conditions d entrée dans boucle sinon aller à sortie> <calcul de X(i)+Y(i)> <Rangement du résultat dans Z(i)> <incrémentation de i> <saut inconditionnel à test> sortie : < > Le sx-5 comporte 16 opérateurs arithmétiques parallèles, les instructions de calcul et de rangement seront réparties sur ces opérateurs. Le temps de la boucle sera alors divisée par 16. CNAM Patrick Arlaud - Jerome Dupire 17

18 Architecture d un nœud SX-5 CPU 0 CPU 1 CPU 14 CPU 15 MMU Mémoire principale SDRAM 2 Go 256 Go Go/s IOP 0 IOP 1 IOP 2 IOP Go/s 3.2 Go/s 3.2 Go/s 3.2 Go/s Un nœud comprend au maximum 16 processeurs et 4 circuits d entrées sorties (IOP pour Input Output Processor). Le MMU signifie ici Main Memory Unit pour unité principale de mémoire (et non Memory Management Unit, circuit de gestion de la mémoire virtuelle). CNAM Patrick Arlaud - Jerome Dupire 18

19 Architecture interne d un processeur SX-5 Mémoire principale MMU Load/Store 32/64 Go/s 256 MASK 64 Vector Data Registers Shift logical 8/16 vector arithmetic registers Inst Stack (8 Ko) CACHE 128 Ko Registres scalaires 128 Unité scalaire CNAM Patrick Arlaud - Jerome Dupire 19

20 La mémoire principale MMU est raccordée à chaque processeur élémentaire par l intermédiaire d une unité de chargement rangement qui se charge des échanges avec les registres de l université vectorielle. Le débit mémoire est assuré d une part par l utilisation de Cross Bar et d autre part par un niveau d entrelacement très important. La mémoire utilise des puces SDRAM répartie sur des bancs indépendants, cela permet de répartir les blocs de données d adresses successives sur les différents bancs. L accès à des blocs de données consécutifs s adressent à des bancs indépendants qui peuvent travailler en parallèle. Le processeur est constitué de deux éléments, l unité vectorielle et l unité scalaire, les deux unités peuvent fonctionner en parallèle. L unité vectorielle est composée de 8 ou 16 pipelines, chacun réalisant des opérations différentes (multiplication, addition, décalage, opérations logiques, masquage et division) sur des vecteurs. Les capacités vectorielles de cette machine peuvent être exercées au moyen des différents compilateurs disponibles : FORTRAN 90, C et C++. La performance du système réside dans l utilisation optimale de l unité vectorielle. CNAM Patrick Arlaud - Jerome Dupire 20

Cours pour Ingénieur. Préparé par. Dr. Olfa Hamdi-Larbi

Cours pour Ingénieur. Préparé par. Dr. Olfa Hamdi-Larbi Topologies des réseaux Cours pour Ingénieur Préparé par Dr. Olfa Hamdi-Larbi ola_ola79@yahoo.fr Lorsqu'on exécute une application sur une machine parallèle, il est très rare que les instructions placées

Plus en détail

Plan. Tolérance aux fautes : principes et mécanismes. Disques. Pragmatique

Plan. Tolérance aux fautes : principes et mécanismes. Disques. Pragmatique Plan Tolérance aux fautes : principes et mécanismes o Concepts de base, terminologie o Techniques de base o Pragmatique o Éléments d algorithmique J.B Stefani - INRIA S. Krakowiak - Université Joseph Fourier

Plus en détail

MPI, NUMA et multi-coeur. Sylvain Jeaugey Bull R&D HPC Middleware

MPI, NUMA et multi-coeur. Sylvain Jeaugey Bull R&D HPC Middleware MPI, NUMA et multi-coeur Sylvain Jeaugey Bull R&D HPC Middleware Introduction : Multi-coeur et cluster L augmentation du nombre de coeurs par boitier a pour conséquences : L augmentation de la taille des

Plus en détail

Architectures Parallèles II. Taxonomie

Architectures Parallèles II. Taxonomie Architectures Parallèles II. Taxonomie Histoire des architecture 2 Quatre Classifications des Machines Parallèles Flynn Kuck Treleaven Gajski Allocation des Ressources Matérielles Classification de Flynn

Plus en détail

NFP Architecture des ordinateurs

NFP Architecture des ordinateurs NFP 136 - Architecture des ordinateurs Amélie Lambert 2015-2016 Amélie Lambert 2015-2016 1 / 35 Plan du cours 1 Rôle d un ordinateur 2 Les composants de l ordinateurs 3 Principe d exécution des instructions

Plus en détail

11 Février 2014 Paris nidays.fr

11 Février 2014 Paris nidays.fr 11 Février 2014 Paris nidays.fr 1 Comment gérer des systèmes PXI distribués de plus en plus complexes (nombre de voies, synchronisation, streaming et traitement hautes performances) Jérôme HENRION, Ingénieur

Plus en détail

LES SERVEURS ET LES SGBD

LES SERVEURS ET LES SGBD Introduction Dans ce chapitre nous allons examiner les options d architecture des serveurs et des systèmes de gestion de bases de données. Ces derniers ont des relations privilégiées avec les disques.

Plus en détail

Bases de Données Parallèles

Bases de Données Parallèles Bases de Données Parallèles Polytech IG4 Traitement de Données Distribuées Esther Pacitti 1. Machine base de données SGBD sur multiprocesseur ou cluster On parle aussi de SGBD parallèes Performances grâce

Plus en détail

12/10/2012. Processeur vectoriel LES SUPERCOMPUTERS IBM 3090 VF. Fonctionnement PROCESSEUR VECTORIEL

12/10/2012. Processeur vectoriel LES SUPERCOMPUTERS IBM 3090 VF. Fonctionnement PROCESSEUR VECTORIEL Processeur vectoriel Jean-luc.dekeyser@lifl.fr Version 2013 LES SUPERCOMPUTERS Co processeur dédié au calcul d'opérations sur des vecteurs. Un vecteur est défini comme un tableau d'opérandes. La même opération

Plus en détail

NFP Système d exploitation

NFP Système d exploitation NFP 136 - Système d exploitation Amélie Lambert 2013-2014 Amélie Lambert 2013-2014 1 / 39 Plan du cours 1 Gestion de la mémoire centrale 2 Gestion de la mémoire virtuelle 3 Système de gestion de fichiers

Plus en détail

Révision : Structure d un ordinateur

Révision : Structure d un ordinateur Qu est-ce qu un système informatique? Un système informatique est un ensemble composé d un ou plusieurs dispositif programmable. Chacun de ces dispositifs peut communiquer avec les autres via un mécanisme

Plus en détail

Chapitre 1 : Introduction aux architectures parallèles

Chapitre 1 : Introduction aux architectures parallèles Algorithmique et Architectures parallèles Chapitre 1 : Introduction aux architectures parallèles Plan du cours Introduction au parallélisme Introduction aux architectures parallèles Modèles de programmation

Plus en détail

Plan du cours. 1 Histoire de l ordinateur. 3 Représentation interne des informations. 4 Encodage de l information. 5 Circuits logiques

Plan du cours. 1 Histoire de l ordinateur. 3 Représentation interne des informations. 4 Encodage de l information. 5 Circuits logiques Plan du cours 1 Histoire de l ordinateur 2 Présentation générale 3 Représentation interne des informations 4 Encodage de l information 5 Circuits logiques 6 Composants électroniques 7 Mémoires 8 Unité

Plus en détail

Couplage lâche (clusters et MPP)

Couplage lâche (clusters et MPP) Couplage lâche (clusters et MPP) Exemples Page 1 Clusters Page 2 Clusters - HACMP Cluster HACMP (High Availability - Cluster MultiProcessing) Charge de travail répartie Bull Bull Accès concurrents DPX/20

Plus en détail

Plan. Architectures Parallèles. Architectures parallèles: Motivation. Architecture séquentielle: "de von Neuman"

Plan. Architectures Parallèles. Architectures parallèles: Motivation. Architecture séquentielle: de von Neuman Plan Architectures Parallèles N. Hameurlain http://www.univ-pau.fr/~hameur Architecture Séquentielle Architecture Parallèle Motivation Modèles Multiprocesseurs Multicalculateurs Master TI, M1, Université

Plus en détail

Architectures multiprocesseurs NSY 104

Architectures multiprocesseurs NSY 104 Architectures multiprocesseurs NSY 4 Introduction Objectifs Augmentation du nombre d instructions traitées par seconde Diminution des temps d exécution Limitations Technique des processeurs Limites physiques

Plus en détail

SYSTÈME A HAUTE DISPONIBILITE

SYSTÈME A HAUTE DISPONIBILITE Notion de sûreté de fonctionnement On appelle critique une fonction d un système pour laquelle la propriété de sûreté de fonctionnement est une contrainte stricte. Un défaut de fonctionnement peut entraîner

Plus en détail

Chapitre 2 : Structure de base d un ordinateur : Unité Central et Mémoire Centrale

Chapitre 2 : Structure de base d un ordinateur : Unité Central et Mémoire Centrale Chapitre 2 : Structure de base d un ordinateur : Unité Central et Mémoire Centrale 1. Introduction On vu dans le chapitre précédent qu un ordinateurs est composé des unités suivantes : 1. L unité centrale.

Plus en détail

Architectures PC Françoise Roch

Architectures PC Françoise Roch Architectures PC Françoise Roch Plan Historique et évolution des architectures 32 bits Processeurs 64 bits Performances Architectures SMP (Symetric Multi Processing) 2 IA-32 Un peu d histoire L IA-32 (partie32

Plus en détail

Module Structure Machine Filière MI 1 ère Année S2. Avec une bascule c est possible de mémoriser une information sur 1 seul bit.

Module Structure Machine Filière MI 1 ère Année S2. Avec une bascule c est possible de mémoriser une information sur 1 seul bit. Université de Bouira Cours La Mémoire centrale Faculté des sciences Module Structure Machine Filière MI 1 ère Année S2 La mémoire centrale Introduction Avec une bascule c est possible de mémoriser une

Plus en détail

Formation utilisateurs

Formation utilisateurs Formation utilisateurs HPC@LR Gestion des ressources pour Muse Marc Mendez-Bermond Expert Solutions HPC Au programme Parallélisme et paradigmes de programmation OpenMP, MPI et OpenMP/MPI Traitement par

Plus en détail

Séquence1 : Environnement matériel d un système informatique. Un système informatique permet d automatiser le traitement

Séquence1 : Environnement matériel d un système informatique. Un système informatique permet d automatiser le traitement Unité1 : Séquence1 : Environnement matériel d un système informatique. I. Système informatique Un système informatique permet d automatiser le traitement de l information. Il est constitué de deux partis

Plus en détail

Architecture pour les systèmes. Didier Verna. didier. Systèmes d Exploitation. Didier Verna EPITA

Architecture pour les systèmes. Didier Verna.  didier. Systèmes d Exploitation. Didier Verna EPITA 1/22 pour les systèmes didier@lrde.epita.fr http://www.lrde.epita.fr/ didier 2/22 Table des matières 1 Générale 2 Cycle de 3 4 5 matérielle 4/22 Composition d n système informatique Un (ou plusieurs) processeur(s)

Plus en détail

Chapitre 2. Les Outils Informatiques. 2.1. L architecture des ordinateurs. 2.1.1. Les processeurs. c M Dunseath-Terao et K Dunseath 7

Chapitre 2. Les Outils Informatiques. 2.1. L architecture des ordinateurs. 2.1.1. Les processeurs. c M Dunseath-Terao et K Dunseath 7 c M Dunseath-Terao et K Dunseath 7 Chapitre 2 Les Outils Informatiques 2.1. L architecture des ordinateurs Tous les ordinateurs comportent un ou plusieurs processeurs ; de la mémoire ; un ou plusieurs

Plus en détail

Cas particulier : liaison partagée (party lines)

Cas particulier : liaison partagée (party lines) Commutation 1. Considérations historiques 2. Liaison téléphonique 3. Structure d un réseau de télécommunications 4. Commutation 5. Introduction au calcul de trafic 6. Théorie de la sélection V1.0 Page

Plus en détail

La commutation LAN t lo o F. N 1

La commutation LAN t lo o F. N 1 La commutation LAN 1 Ethernet? Ethernet DIX et IEEE 802.3 Spécification de LAN à 10 Mbps sur câble coaxial, UTP ou fibre optique Ethernet 100Mbps ou Fast-Ethernet ou IEEE 802.3u Spécification de LAN à

Plus en détail

Principe du pipeline FONCTIONNEMENT PIPELINE. Système pipeline. Définitions. Transfert des données pipeline Modèle Asynchrone: Décomposition

Principe du pipeline FONCTIONNEMENT PIPELINE. Système pipeline. Définitions. Transfert des données pipeline Modèle Asynchrone: Décomposition Principe du pipeline Unit 1 Unit 2 Unit 3 Unit 4 Unit 5 Unit 6 Jean-luc.dekeyser@lifl.fr Version 2013 FONCIONNEMEN PIPELINE Unit 6 6 6 6 6 1 2 3 4 5 6 5 5 5 5 5 5 1 2 3 4 5 6 7 4 4 4 4 4 4 4 1 2 3 4 5

Plus en détail

La Mémoire. 1) Type de mémoire FPM DRAM ( Fast page Mode ).

La Mémoire. 1) Type de mémoire FPM DRAM ( Fast page Mode ). La Mémoire 1) Les différents types de mémoire a) Les Anciennes Mémoires : 1) Type de mémoire FPM DRAM ( Fast page Mode ). Ce type de mémoire n existe plus actuellement elle s installe sur des anciennes

Plus en détail

Outils de l Internet Chapitre 1 : Présentation des concepts réseaux

Outils de l Internet Chapitre 1 : Présentation des concepts réseaux Outils de l Internet Chapitre 1 : Présentation des concepts réseaux Joyce El Haddad http://www.lamsade.dauphine.fr/ elhaddad/ Cours DU1 MI2E Université Paris Dauphine 2009-2010 Plan Informations administratives

Plus en détail

Gestion de la mémoire. Benmoussa Yahia Université M hamed Bougara de Boumerdès

Gestion de la mémoire. Benmoussa Yahia Université M hamed Bougara de Boumerdès Gestion de la mémoire Benmoussa Yahia Université M hamed Bougara de Boumerdès yahia.benmoussa@gmail.com http://syscours.kilu.de Objectifs Gestion de le mémoire dans un système monoprogrammé Gestion de

Plus en détail

Plan. Ch7-1 - Architecture de l ordinateur Systèmes Mémoire. Copyright F. Muller 2004

Plan. Ch7-1 - Architecture de l ordinateur Systèmes Mémoire. Copyright F. Muller 2004 Plan Ch1 - Introduction Ch2 - Structure de l ordinateur Ch3 - Modèle de Programmation Ch4 - Conception des Processeurs Ch5 - Pipeline Ch6 - Parallélisme d instructions Ch7 - Systèmes Mémoire Ch8 - Mémoires

Plus en détail

Stéphane FAVREAU 04/11/2002 CHAPITRE 5 MEMOIRE

Stéphane FAVREAU 04/11/2002 CHAPITRE 5 MEMOIRE CHAPITRE 5 LA Ce chapitre présente la mémoire tant d un point de vue logique que physique. Qu appelle t on mémoire? Quelle est sa place dans l architecture du PC? Comment fonctionne t elle? Quels sont

Plus en détail

Projet NAS et SAN. Plan : I/Introduction II/Caractéristiques techniques III/Avantages et inconvénients IV/Comparatif V/Proposition pour la section

Projet NAS et SAN. Plan : I/Introduction II/Caractéristiques techniques III/Avantages et inconvénients IV/Comparatif V/Proposition pour la section Plan : I/Introduction II/Caractéristiques techniques III/Avantages et inconvénients IV/Comparatif V/Proposition pour la section Projet NAS et SAN I/Introduction NAS : serveur de stockage en réseau également

Plus en détail

Objectifs de ce module

Objectifs de ce module Introduction aux réseaux Objectifs de ce module En suivant ce module vous allez: Etudier l architecture et composants d un ordinateur Apprendre les systèmes de numération utilisés en informatique et convertir

Plus en détail

Eléments d architecture des ordinateurs

Eléments d architecture des ordinateurs Eléments d architecture des ordinateurs Yves Josse yves.josse@ac-rennes.fr Lycée Chateaubriand PCSI 3 Année 2017-2018 IPT (Architecture ordinateurs) Informatique - PCSI 3 Année 2017-2018 1 / 10 Plan du

Plus en détail

Logiciel de Base. VIII. Gestion Mémoire (Mémoire Virtuelle)

Logiciel de Base. VIII. Gestion Mémoire (Mémoire Virtuelle) Logiciel de Base (A1-06/07) Léon Mugwaneza ESIL/Dépt. Informatique (bureau A118) mugwaneza@univmed.fr VIII. Gestion Mémoire (Mémoire Virtuelle) Systèmes sans mémoire virtuelle Mémoire Adresses physiques

Plus en détail

Structure et fonctionnement des systèmes informatiques vue d'ensemble Matériel Logiciel Systèmes d'exploitation 1 Pierre Dimo

Structure et fonctionnement des systèmes informatiques vue d'ensemble Matériel Logiciel Systèmes d'exploitation 1 Pierre Dimo Structure et fonctionnement des systèmes informatiques vue d'ensemble Matériel Logiciel Systèmes d'exploitation 1 Le matériel (hardware) plan de révision Unité centrale (UC) Mémoires Bus Dispositifs périphériques

Plus en détail

Table des matières. CHAPITRE I: Introduction à la Microélectronique. CHAPITRE II: Le transistor MOS

Table des matières. CHAPITRE I: Introduction à la Microélectronique. CHAPITRE II: Le transistor MOS VII Table des matières CHAPITRE I: Introduction à la Microélectronique 1 La microélectronique... 1 1.1 Description d un circuit intégré... 2 1.2 Evolution des circuits intégrés... 3 2 Miniaturisation...

Plus en détail

UE: Architecture La carte graphique

UE: Architecture La carte graphique UE: Architecture La carte graphique Alleau Chloé, Randriamasy Mikaïa * Plan - Historique - Carte graphique: définition et utilisation - Constitution de la carte graphique: le BIOS video Processeur graphique

Plus en détail

RESEAUX INFORMATIQUES : ASPECT MATERIEL

RESEAUX INFORMATIQUES : ASPECT MATERIEL SIN STI2D Système d'information et Numérique TD TP Cours Synthèse Devoir Evaluation Projet Document ressource RESEAUX INFORMATIQUES : ASPECT MATERIEL 1 RESEAU INFORMATIQUE Un réseau est un ensemble d équipements

Plus en détail

La mémoire. Chapitre les mémoires La mémoire centrale

La mémoire. Chapitre les mémoires La mémoire centrale Chapitre 8 La 8..4 les s La d un ordinateur se décompose en plusieurs éléments, dont le prix et le temps d accès sont très variables, cf figure 8.1. Nous développerons dans ce chapitre et le suivant les

Plus en détail

Disque dur local. Journ ees Mathrice Nantes 14, 15 et 16 mars Contexte. Plus de disponibilite. Encore plus de disponibilite! Et Nous?

Disque dur local. Journ ees Mathrice Nantes 14, 15 et 16 mars Contexte. Plus de disponibilite. Encore plus de disponibilite! Et Nous? Disque dur local Nantes 14, 15 et 16 mars 2006! Un ordinateur, une carte mère, un contrôleur, une nappe, un disque dur, une table de partition, un système de, un système d exploitation Des protocoles IDE,

Plus en détail

Chapitre 2 : les mémoires

Chapitre 2 : les mémoires 1 Chapitre 2 : les mémoires Introduction Définition, Classification des mémoires La mémoire centrale Caractéristiques d une mémoire centrale Structure d une mémoire centrale 2 C est quoi une mémoire? Une

Plus en détail

USTHB 12 Janvier 2013 Faculté d Electronique & Informatique Dpt informatique. L3 ACAD Année 2012/2013 S5

USTHB 12 Janvier 2013 Faculté d Electronique & Informatique Dpt informatique. L3 ACAD Année 2012/2013 S5 USTHB 12 Janvier 2013 Faculté d Electronique & Informatique Dpt informatique. L3 ACAD Année 2012/2013 S5 Exercice 1 (8 points) Epreuve de moyenne Durée Module RESEAUX Durée : 1h30 Un capteur raccordé à

Plus en détail

Plan. Mise à niveau en informatique. Master Technologie et Handicap DAASSI Hela (ZBAKH Mohammed)

Plan. Mise à niveau en informatique. Master Technologie et Handicap DAASSI Hela (ZBAKH Mohammed) Mise à niveau en informatique Master Technologie et Handicap DAASSI Hela (ZBAKH Mohammed) Plan 1. Définitions 2. Historique 3. Matériel et fonctionnement 4. Logiciels 5. Algorithmique 1 Informatique :

Plus en détail

Plan. Ch9-1 - Architecture de l ordinateur Mémoire Virtuelle. Copyright F. Muller 2004

Plan. Ch9-1 - Architecture de l ordinateur Mémoire Virtuelle. Copyright F. Muller 2004 Plan Ch1 - Introduction Ch2 - Structure de l ordinateur Ch3 - Modèle de Programmation Ch4 - Conception des Processeurs Ch5 - Pipeline Ch6 - Parallélisme d instructions Ch7 - Systèmes Mémoire Ch8 - Mémoires

Plus en détail

Les processeurs à plusieurs niveaux de langage Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne

Les processeurs à plusieurs niveaux de langage Eduardo Sanchez Laboratoire de Systèmes Logiques. Ecole Polytechnique Fédérale de Lausanne Les processeurs à plusieurs niveaux de langage Laboratoire de Systèmes Logiques Processeurs à plusieurs niveaux de langage Si l on veut avoir un processeur non spécialisé, capable d exécuter plusieurs

Plus en détail

Les microprocesseurs

Les microprocesseurs Les microprocesseurs TABLEAU DES CARACTÉRISTIQUES ET ÉLÉMENTS MATÉRIELS DES PRINCIPAUX MICROPROCESSEURS Microprocesseur UAL (en bits) Bus de données (en bits) Bus adresse (en bits) Mémoire centrale maximale

Plus en détail

SMPI : Simulation d applications MPI dans SimGrid

SMPI : Simulation d applications MPI dans SimGrid SMPI : Simulation d applications MPI dans SimGrid Pierre-Nicolas Clauss Université de Nancy, Équipe AlGorille 17 février 2011 SMPI : Simulation d applications MPI dans SimGrid Pierre-Nicolas Clauss 1/

Plus en détail

CONTENU DU COURS. GPA770: Microélectronique appliquée Éric Granger A.2-1

CONTENU DU COURS. GPA770: Microélectronique appliquée Éric Granger A.2-1 CONTENU DU COURS GPA770: Microélectronique appliquée Éric Granger A.2-1 Partie A Mise en contexte A.1 Survol de l électronique numérique systèmes de numérotation opérations arithmétiques binaires représentation

Plus en détail

Plan. Contexte. Contexte

Plan. Contexte. Contexte Plan Contexte Demande croissante de cycle processeur/ seconde Modélisation Aeronautique Médecine (génôme humain) Météorologie Finance. Sécurité Contexte Solutions : Augmenter la fréquence de fonctionnement

Plus en détail

Réseaux Informatiques Chapitre V: Commutation Ethernet. ENSA de Tétouan Abdelouahed Sabri

Réseaux Informatiques Chapitre V: Commutation Ethernet. ENSA de Tétouan Abdelouahed Sabri Réseaux Informatiques Chapitre V: Commutation Ethernet ENSA de Tétouan Abdelouahed Sabri Plan Introduction Les segments Domaines de collision Pontage Commutation Fonctionnement d'un commutateur Latence

Plus en détail

Exemple: le processeur MIPS

Exemple: le processeur MIPS Exécution des instructions machine Exemple: le processeur MIPS add a, b, c a = b + c type d'opération (mnémonique) destination du résultat lw a, addr opérandes sources a = mem[addr] adresse (donnée, instruction

Plus en détail

Chap. I Généralités sur les réseaux. Partie A : Architecture des réseaux

Chap. I Généralités sur les réseaux. Partie A : Architecture des réseaux Chap. I Généralités sur les réseaux Un réseau de transmission de données est l ensemble des ressources (équipements physiques et logiciels) liées à la transmission et permettant l échange de données entre

Plus en détail

Stockage des données

Stockage des données Stockage des données 1. Support : mémoire Plus une mémoire est rapide, plus elle est chère (plus elle est réduite)! mémoire cache utilisée par le processeur pour stocker ses données et ses instructions!

Plus en détail

Concours externe du Capet et Cafep - Capet. Section sciences industrielles de l'ingénieur

Concours externe du Capet et Cafep - Capet. Section sciences industrielles de l'ingénieur Le programme du Capet externe sciences industrielles de l'ingénieur s'appuie sur les compétences décrites dans les programmes en vigueur le 1er janvier de l'année du concours : - de technologie du collège

Plus en détail

Introduction. Réseaux d interconnexion statiques. Types de réseaux (2) Types de réseaux (1)

Introduction. Réseaux d interconnexion statiques. Types de réseaux (2) Types de réseaux (1) Introduction Réseaux d interconnexion statiques Les réseaux d interconnexion statique sont utilisés généralement pour les machines communiquant par messages (mémoire distribuée). Tanguy Risset Patrice

Plus en détail

INF1600: Architecture des micro-ordinateurs

INF1600: Architecture des micro-ordinateurs INF1600: Architecture des micro-ordinateurs Introduction II Professeur: Giovanni Beltrame giovanni.beltrame@polymtl.ca Local: M-4109 41 Révision Architecture d ordinateurs unit é centrale unit é de contrôle

Plus en détail

Le micro-ordinateur. Le matériel Le logiciel

Le micro-ordinateur. Le matériel Le logiciel Le micro-ordinateur Le matériel Le logiciel Le matériel Le matériel Le microprocesseur La mémoire centrale La carte mère Les périphériques Le microprocesseur Historique (8088-8086-80186-80286-80386-80486-

Plus en détail

Couche Liaison : Protocoles

Couche Liaison : Protocoles Plan Couche Liaison : Protocoles HDLC PPP MAC ET LLC Quelques protocoles Réseaux publics de télécommunications HDLC Liaison point à point (connexion à Internet) PPP Réseaux locaux MAC et LLC Quelques protocoles

Plus en détail

Chapitre I : Introduction à l informatique

Chapitre I : Introduction à l informatique Chapitre I : Introduction à l informatique I. Définitions de base : Informatique, Ordinateur, Information. II. Système informatique a. Le Hardware b. Le Software i. Structure et fonctionnement d un ordinateur

Plus en détail

Systèmes ordinés en temps réel

Systèmes ordinés en temps réel Département de génie électrique Professeur : Jean-Marc Beaulieu Systèmes ordinés en temps réel Exercices du Chapitre 5 Réponse aux évènements Question 1 Dans un système en temps réel, on sait que l instruction

Plus en détail

Cours 3: Les bus informatiques

Cours 3: Les bus informatiques Ministère de l'enseignement Supérieur et de la Recherche Scientifique Université de Hassiba Benbouali CHLEF Faculté des Sciences Exactes et Informatique Département de TC en Sciences Exactes et Informatique

Plus en détail

Pour acheter un ordinateur, on doit se poser certaines questions :

Pour acheter un ordinateur, on doit se poser certaines questions : Objectifs du cours Pour acheter un ordinateur, on doit se poser certaines questions : Quels moyens ai-je? Quels sont les meilleurs ordinateurs au niveau du rapport qualité/prix? Sont-ils fiables? Sont-ils

Plus en détail

Principes d Internet, interconnexion et adressage. Dominique SERET

Principes d Internet, interconnexion et adressage. Dominique SERET Principes d Internet, interconnexion et adressage Dominique SERET 1 Introduction (1) TCP/IP : but = interconnexion de réseaux sur une base planétaire Technologie des années 1970 issue de projets DARPA

Plus en détail

Architectures des ordinateurs

Architectures des ordinateurs Architectures des ordinateurs Sommaire 1) organisation minimale d un ordinateur 2) le processeur 3) la mémoire 4) le programme 5) les interfaces organisation minimale d un ordinateur Initialisation Génération

Plus en détail

Architecture des ordinateurs. JM. Pons - LCE PCIE Module 1 Technologies et Société de l'information Le Matériel

Architecture des ordinateurs. JM. Pons - LCE PCIE Module 1 Technologies et Société de l'information Le Matériel Architecture des ordinateurs JM. Pons - LCE PCIE Module 1 Technologies et Société de l'information Le Matériel Le matériel Représente tous les composants physiques d un ordinateur, comprenant la carte

Plus en détail

PROCESSEUR DE TRAITEMENT NUMERIQUE DU SIGNAL DIGITAL SIGNAL PROCESSOR. Département de Physique Faculté des Sciences. Option : InfoTronique

PROCESSEUR DE TRAITEMENT NUMERIQUE DU SIGNAL DIGITAL SIGNAL PROCESSOR. Département de Physique Faculté des Sciences. Option : InfoTronique PROCESSEUR DE TRAITEMENT NUMERIQUE DU SIGNAL DIGITAL SIGNAL PROCESSOR Département de Physique Faculté des Sciences Option : InfoTronique Plan du cours Chapitre 1. INTRODUCTION ET GENERALITES SUR LES DSP

Plus en détail

Architecture des DSP Chapitre 3 : Architecture des DSP

Architecture des DSP Chapitre 3 : Architecture des DSP 1. Architecture d un processeur Un processeur est un composant intégré (en technologie C-MOS) ou une partie de composant susceptible d'exécuter des instructions selon un programme d'instructions préétabli

Plus en détail

Document Unité centrale

Document Unité centrale Document Unité centrale DATE : / / L unité centrale représente le cerveau de l ordinateur. L unité centrale communique avec les périphériques grâce à des interfaces. Boîtier UNITE CENTRALE Microprocess

Plus en détail

EXAMEN FINAL. Architecture des microprocesseurs (GIF-3000) Département de génie électrique et de génie informatique Automne 2010

EXAMEN FINAL. Architecture des microprocesseurs (GIF-3000) Département de génie électrique et de génie informatique Automne 2010 Architecture des microprocesseurs (GIF-3000) Département de génie électrique et de génie informatique Automne 2010 EXAMEN FINAL Instructions : Une feuille aide-mémoire recto-verso manuscrite est permise

Plus en détail

Structure des ordinateurs

Structure des ordinateurs Structure des ordinateurs Interruptions Le processeur exécute les instructions séquentiellement Il faut parfois déclencher des traitements non prévus dans la séquence de code originale Raison asynchone

Plus en détail

Z/OS Environnement matériel

Z/OS Environnement matériel Z/OS Environnement matériel 1 Les processeurs du système z EC12 (2012) 20 puces microprocesseurs (32 nm) cadencés à 5.5 GHz, chaque processeur possède 6 core (120 PU) CP (Central Processor): 101 unités

Plus en détail

Environnements informatiques

Environnements informatiques Environnements informatiques Logiciel et matériel 22 septembre 2008 blansche@dpt-info.u-strasbg.fr 1 /38 Introduction Historique Logiciel Matériel Réseau et Internet 2 /38 Objectifs du cours Culture générale

Plus en détail

Microcontroleur PIC16F84

Microcontroleur PIC16F84 Microcontroleur PIC16F84 II2 - Cours : Systèmes à processeurs J. Villemejane - julien.villemejane@u-pec.fr IUT Créteil-Vitry Département GEII Université Paris-Est Créteil Année universitaire 2012-2013

Plus en détail

Commutation. Jean-Luc Damoiseaux IUT Aix-en-Provence Département R&T. JL Damoiseaux - Dpt R&T 1

Commutation. Jean-Luc Damoiseaux IUT Aix-en-Provence Département R&T. JL Damoiseaux - Dpt R&T 1 Commutation Jean-Luc Damoiseaux IUT Aix-en-Provence Département R&T JL Damoiseaux - Dpt R&T 1 PLAN Ethernet Commutateur Généralités Spanning Tree VLAN Segmentation d un réseau JL Damoiseaux - Dpt R&T 2

Plus en détail

HDD & Systèmes de RAID

HDD & Systèmes de RAID HDD & Systèmes de RAID http://www.freedom-substitute.fr/fr/materiel/composants/hdd-systemes-de-raid/ Vous vous demandez ce qui constitue un disque dur, les façons d améliorer leurs performances en les

Plus en détail

Bases de l Informatique Architecture matérielle

Bases de l Informatique Architecture matérielle 2017 2018 Bases de l Informatique Architecture matérielle Corrige du TD n 4 Bases de l ordinateur ANNE Jean-François Le but de ce TD est de se familiariser avec les transferts d informations sur un PC.

Plus en détail

Performances et coûts

Performances et coûts Mémoires Performances et coûts Pour une technologie de circuits et une architecture données: Réduction du nombre de cycles d horloge nécessaires à l exécution d une instruction Simplification de l organisation

Plus en détail

Registre de code conditionnel (CCR-Code Condition Register)

Registre de code conditionnel (CCR-Code Condition Register) 3. Chemin des données, cycle machine, microcommandes; parallélisme des opérations. Architecture et fonctions des unités (UAL, module de contrôle, registres, etc.) (suite) 3.2. Architecture et fonctions

Plus en détail

L3 informatique TP n o 5 : Configuration de commutateurs ethernet administrables

L3 informatique TP n o 5 : Configuration de commutateurs ethernet administrables L3 informatique TP n o 5 : Configuration de commutateurs ethernet administrables Sovanna Tan Juillet 2012 1/23 Sovanna Tan TP n o 5 : Configuration de commutateurs administrables Plan 1 Présentation du

Plus en détail

STRUCTURE MACHINE. Objectifs du module :

STRUCTURE MACHINE. Objectifs du module : 110101010000101101010101010101010101010100000100010100001010010101111101010101101010110000101 STRUCTURE MACHINE 110101010000101101010101010101010101010100000100010100001010010101111101010101101010110000101

Plus en détail

Gestion de la mémoire. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde

Gestion de la mémoire. GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Gestion de la mémoire GIF-1001 Ordinateurs: Structure et Applications, Hiver 2015 Jean-François Lalonde Rappel: Allocation de la mémoire pour le DOS La mémoire du DOS est séparée en plusieurs parties:

Plus en détail

Architecture des Ordinateurs!

Architecture des Ordinateurs! # 1 INSA-3IF Architecture des Ordinateurs Séance 2 Christian Wolf, INSA-Lyon, Dép. IF # 2 Au Menu CM1 TD CM2 TP CM3 CM4 CM5 ISA : Introduction. Jeux d instructions, assembleur. ISA : Encodage; Histoire

Plus en détail

Plan de la séance. Organisation de la mémoire physique. Pagination : une abstraction au niveau matériel. La pagination permet une mémoire virtuelle

Plan de la séance. Organisation de la mémoire physique. Pagination : une abstraction au niveau matériel. La pagination permet une mémoire virtuelle 1 Plan de la séance Organisation de la mémoire physique Pagination : une abstraction au niveau matériel La pagination permet une mémoire virtuelle Pagination : conséquence sur la programmation Segmentation

Plus en détail

Le routage dynamique. Le routage dynamique

Le routage dynamique. Le routage dynamique Le routage dynamique Objectif du routage dynamique Construction automatique et maintient dans un état cohérent des tables de routage des routeurs Fonctionnement du routage dynamique Un protocole de routage

Plus en détail

Le protocole TCP/IP. Bouabid Amine TRANSFER ALGER septembre 2002

Le protocole TCP/IP. Bouabid Amine TRANSFER ALGER septembre 2002 Le protocole TCP/IP Bouabid Amine TRANSFER ALGER 21-26 septembre 2002 Le protocole TCP/IP TCP/IP: caractéristiques ristiques 1. C'est un protocole ouvert, et indépendant de toute architecture particulière,

Plus en détail

Topologie / Typologie

Topologie / Typologie Chapitre 1 : Topologie / Typologie Index INTRODUCTION 1. Topologie......................................... p2 2. Typologie........................................ p2 3. Type de connexions.................................p2

Plus en détail

1. La carte mère. 2. Le processeur

1. La carte mère. 2. Le processeur République Algérienne Démocratique et Populaire Ministère de l'enseignement Supérieur et de la Recherche Scientifique École Supérieure des Sciences de L Aliment et des Industries Agroalimentaires -Alger-

Plus en détail

Objectifs. Chapitre 8 : L architecture de base des ordinateurs. Introduction. 1. Introduction. 1. Introduction

Objectifs. Chapitre 8 : L architecture de base des ordinateurs. Introduction. 1. Introduction. 1. Introduction Chapitre 8 : L architecture de base des ordinateurs Objectifs Introduction Architecture de base d une machine La Mémoire Centrale UAL ( unité arithmétique et logique ) UC ( unité de contrôle ou de commande

Plus en détail

Les systèmes d exploitation. Gestion de la mémoire

Les systèmes d exploitation. Gestion de la mémoire Les systèmes d exploitation Gestion de la mémoire 1 Gestion de la mémoire - Systèmes qui déplacent les processus entre la mémoire principale et le disque dur (va et vient et pagination). - Ceux qui ne

Plus en détail

Objectifs du cours. Plan du cours. Chapitre 1 : Introduction à l architecture

Objectifs du cours. Plan du cours. Chapitre 1 : Introduction à l architecture Architecture des Ordinateurs premier niveau Technologie Informatique (TI1) M.BOUABID & N.HAMDI, 2012-2013 Objectifs du cours Décrire les composants d'un ordinateur (processeur, mémoire, périphériques,...)

Plus en détail

Retour d expérience sur l optimisation du stockage avec XiV

Retour d expérience sur l optimisation du stockage avec XiV Denis COREE Directeur des systèmes d informations, CNAM Retour d expérience sur l optimisation du stockage avec XiV 2010 IBM Corporation 2010 IBM Corporation L architecture de stockage du Cnam 1 DIRECTION

Plus en détail

Architectures des calculateurs séquentielss

Architectures des calculateurs séquentielss Architectures des calculateurs séquentielss 1) Le principe de Von-Neuman 2) Quelques exemples d architectures commerciales 3) Les Entrées/Sorties : Interruptions et DMA 4) Introduction à la hiérarchie

Plus en détail

Architecture Matérielle des Systèmes Informatiques

Architecture Matérielle des Systèmes Informatiques Architecture Matérielle des Systèmes Informatiques 1 STRUCTURE ET FONCTIONNEMENT D'UN ORDINATEUR 2 1 INTRODUCTION L'architecture type d'un ordinateur classique s'articule autour de 3 modules principaux

Plus en détail

Cours 5: les Mémoire. Ministère de l'enseignement Supérieur et de la Recherche Scientifique Université de Hassiba Benbouali CHLEF

Cours 5: les Mémoire. Ministère de l'enseignement Supérieur et de la Recherche Scientifique Université de Hassiba Benbouali CHLEF Ministère de l'enseignement Supérieur et de la Recherche Scientifique Université de Hassiba Benbouali CHLEF Faculté des Sciences Exactes et Informatique Département de TC en Sciences Exactes et Informatique

Plus en détail

3 Le fonctionnement d un ordinateur

3 Le fonctionnement d un ordinateur 3 Le fonctionnement d un ordinateur Peter Schlagheck Université de Liège Ces notes ont pour seule vocation d être utilisées par les étudiants dans le cadre de leur cursus au sein de l Université de Liège.

Plus en détail

Matériel : Structure des Ordinateurs

Matériel : Structure des Ordinateurs Matériel : Structure des Ordinateurs Objectifs : - S approprier les principes de fonctionnement d un ordinateur - Décrire un ordinateur Compétences visées : C1 : Décrire et expliquer une situation, un

Plus en détail

Ne PAS retourner ces feuilles avant d en être autorisé!

Ne PAS retourner ces feuilles avant d en être autorisé! I MT & EL Test N 3 vendredi 18 décembre 2015 Ne PS retourner ces feuilles avant d en être autorisé! Merci de poser votre carte MIPRO en évidence sur la table. Vous pouvez déjà compléter et lire les informations

Plus en détail

Cours «système d exploitation» 1 ère année IUT de Caen, Département d Informatique Année (François Bourdon)

Cours «système d exploitation» 1 ère année IUT de Caen, Département d Informatique Année (François Bourdon) Cours «système d exploitation» 1 ère année IUT de Caen, Département d Informatique Année 2000 2001 (François Bourdon) Cours Systèmes d exploitation, François Bourdon, IUT département informatique, Caen.

Plus en détail