Les FPGAs spatiaux: évolution et perspectives depuis 2004

Transcription

1 Les FPGAs spatiaux: évolution et perspectives depuis 2004

2 Les FPGAs et leurs intérêts pour les applications spatiales Les FPGAs sont composés de matrices de blocs logiques qui peuvent être interconnectées entre eux afin de réaliser des fonctions logiques. L'utilisation de FPGAs présente de nombreux avantages: Réduction des dimensions du système électronique, Association sur une même puce d'architectures complexes et innovantes (cœurs de µp, blocs mémoires et fonctions logiques spécifiques), Facilité de prototypage, Transformation de composants commerciaux non durcis en composants qualifiés spatial: utilisation d'ips commerciales, Résolution des problèmes d'obsolescence par l'utilisation d'ips sur un FPGA, La reprogrammabilité de certains FPGAs ouvre la voie à des systèmes reconfigurables en vol, ou à des designs adaptatifs.

3 Historique: 2001 à 2004 ACTEL: Introduction des RT54SX-S: Rad tolérant, jusqu à 72kportes (~2 x SX32), HiRel, hors ITAR depuis ATMEL: Introduction sur le marché des FPGA spatiaux: AT40K: SRAM-based, rad-hard par design, modèles de vol disponible fin Développement d un FPGA de plus grande capacité, contrat CNES: co-financement à 50%. XILINX: Introduction du Virtex II QPRO V, développement d un logiciel d aide au durcissement SEU (XTMR-Tool)

4 Evolution (1/2) ACTEL: Nouvelle famille RTAX-S ayant des tailles de matrices aptes à concurrencer les ASIC de moyenne complexité. ATMEL: Développement du FPGA ATF280E sous contrat CNES: Avec l'at40kel, l'atf280e représente l'unique FPGA spatial européen, A base de cellules SRAM durcies par design, 280K portes ASIC, Prototypes disponibles pour les beta-customers, Modèles de vol: fin Q2-2009, QML-Q/V Pas de licence d'exportation Développement d un FPGA 450K portes ASIC sur SOI sous contrat CNES en collaboration avec la JAXA Développement de modules: ATF280E + LEON 2 µp, 2x ATF280E + 2x EEPROM 4Mbit

5 Evolution (2/2) XILINX: Finalisation de la caractérisation radiations du Virtex II. Prise en main de XTMR-Tool par les utilisateurs (cf présentation de Jean Bertrand), Introduction des Virtex 4 version QPRO AEROFLEX: UT6325: system gates

6 Utilisation des FPGAs dans les projets spatiaux (1/2) ACTEL: RT14100A : (Derived from the ACT 3 family of FPGAs, 0.8 µm technology, to Logic Equivalent Gates) Plateforme de télécommunication RT54SX32 / RT54SX32SU / RT54SX72SU : (Manufactured using a 0.35 µm technology at the Chartered Semiconductor facility in Singapore, and Available Logic Gates) Myriade, Pléiades, Demeter, Microscope, IASI RTSX32SU / RTSX72SU : (0.25 µm Metal-to-Metal Antifuse Process (UMC), to Available System Gates) Bepi-Colombo, Myriade, Picard, Saral, Smese RTAX250S / RTAX1000S / RTAX2000S : (Manufactured on Advanced 0.15 µm CMOS Antifuse Process Technology, 7 Layers of Metal, Up to 4 Million Equivalent System Gates or 500K Equivalent ASIC Gates) Bepi-Colombo, Megha-tropiques, MSL, Taranis, Smese

7 Utilisation des FPGAs dans les projets spatiaux (2/2) ATMEL: ATF280E : (Fabricated on 0.18 µm CMOS ATC18RHA technology, equivalent ASIC gates) Bepi-Colombo, calculateur spatial XILINX: XQ2V1000 : (Fabricated on 0.15 µm / 0.12 µm CMOS 8-layer metal, 1M system gates) MSL-Chemcam XQR2V3000 : (Fabricated on 0.15 µm / 0.12 µm CMOS 8-layer metal, 3M system gates) Taranis AEROFLEX: UT6325 : (Fabricated on 0.25 µm, 5-layer metal, ViaLinkTM epitaxial CMOS process, usable system gates) Bepi-Colombo

8 Perspectives moyen terme (1/2) ACTEL: RHAX250S: version Rad-Hard Assured du RTAX250S RT3PE600L et RT3PE3000L: FPGA à base de cellules mémoires Flash non durcies RTAX2000D et RTAX4000D: FPGAs de la famille RTAX avec blocs DSP RT-G4: FPGA à base de cellules mémoires Flash durcies (MV en 2012) Actions CNES: Etude sur la mise en oeuvre du PPBI (Post Programming Burn-In) dynamique sur les FPGAs de la famille RTAX-S. ATMEL: Disponibilité de l ATF280E, Disponibilité du FPGA 450K portes ASIC sur technologie 0.15µm SOI, FPGA 1,2M portes ASIC sur technologie DSM. Évolution des outils logiciels associés. Actions CNES: Développements co-financés à 50%. Etude calculateur spatial: carte CPU ITAR-Free AEROFLEX: Nouvelle génération de FPGA?

9 Perspectives moyen terme (2/2) XILINX: Projet SIRF (radiation hard re-configurable FPGA): «Virtex 5 spatial» Développement financé par l US Air Force, Lancement prévue en 2010 Actions CNES: campagne radiation prévue fin 2008 sur le XQR2V6000 travaux conduits sur la version commerciale du SIRF (XC5VFX130T): Comparaison SIRF ATF280E (performances, capacité, outils) Étude de la reconfiguration partielle (règles d implantation et d assemblage des IP, outils de partitionnement)

10 Conclusion (2001) ACTEL: A fait ces preuves ; OTP ; FPGAs à base de cellules mémoires Flash Programmation délicate, même si cela semble moins vrai pour la famille RTAX ; OTP XILINX: Technologie et performances Techniques de durcissement délicates à mettre en oeuvre ATMEL: Fabriqué en France = pas besoin de licence d exportation AT40KEL disponible, ATF280E bientôt disponible, FPGA de plus forte densité pas encore disponible AEROFLEX: OTP Petite capacité