Circuits Séquentiels

Dimension: px

Commencer à balayer dès la page:

Download "Circuits Séquentiels"

Jean-Philippe St-Hilaire
il y a 6 ans
Total affichages :

Plan du cours Circuits Séquentiels Introduction : création de circuits. Codage de l Information 2. Algèbre de Boole 3. Aspects technologiques des circuits 4.

1 Plan du cours Circuits Séquentiels Introduction : création de circuits. Codage de l Information 2. Algèbre de Boole 3. Aspects technologiques des circuits 4. Les Circuits combinatoires : Transcodeurs, Aiguilleurs, Comparateurs Opérateurs arithmétiques 5. La Logique séquentielle Circuits de base : les bascules RS, JK, D Registres, registres à décalage, Compteurs 6. Les Circuits programmables L MIPCSPI / EC63 / 27-28

2 . Les registres de mémorisation Pour enregistrer la valeur d une information Il s'agit d'un ensemble de bascules ayant la même horloge et permettant de stocker momentanément une information de plusieurs éléments binaires D D D 2 D 3 PR PR PR D D D D PR PR R R R R R Ils disposent en général d'une entrée de mise à et/ou d'une entrée de mise à globale ( PR: Preset et R: Reset ou C: Clear) Organisation en octets ( registres 8 bits) 2 3 L MIPCSPI / EC63 /

3 2. Les registres à décalage Principe Sur un mot de 8 éléments binaires, on peut avoir besoin d'isoler un bit ou un groupe de bits et/ou de les déplacer: D 7 D 6 D 5 D 4 D 3 D 2 D D Fonctions réalisées - Décalage à droite (~ division par 2) D 7 D 6 D 5 D 4 D 3 D 2 D D - Décalage à gauche (~ multiplication par 2 - Rotation à droite D 7 D 6 D 5 D 4 D 3 D 2 D D D D 7 D 6 D 5 D 4 D 3 D 2 D - Rotation à gauche D 6 D 5 D 4 D 3 D 2 D D D 7 L MIPCSPI / EC63 /

4 4. Circuits séquentiels : registres Registres à décalage : réalisation Pour réaliser ces opérations, en logique cablée, on utilise les registres à décalage dont la structure est la suivante: D D D 2 D 3 D in D D D D D out 2 3 Ici, à chaque front montant de l'horloge, on a D i = i- en logique programmée, on dispose d'instructions : LSL, LSR (Logical Shift Left and Right), ASL, ASR (Arithmetic Shift Left and Right) ROL, ROR (Rotate Left and Right) L MIPCSPI / EC63 /

5 4. Circuits séquentiels : registres Registres à décalage : D D D 2 D 3 D in D D D D D out A chaque front montant de, i = D i et D i = i- 2 3 Entrée parallèle Entrée série D in =D =D =D 2 2 =D 3 3 =D out Sortie série Sortie parallèle L MIPCSPI / EC63 /

6 2. Les registres à décalage les différents types Application principale : transformation de données série / parallèle on trouve les différents types de registres à décalage suivants entrée série sortie parallèle entrée parallèle sortie série entrée parallèle sortie parallèle entrée série sortie série Entrée Entrées Entrées Entrée Sorties Sortie Sorties Sortie Le registre à décalage universel implémente ces différents types ainsi que la possibilité de décalage à droite ou à gauche. L MIPCSPI / EC63 /

2. Les registres à décalage Exemple : 74LS66: 8-Bit Shift Registers The LS66 is a parallel-in or serial-in, serial-out shift register and has a complexity of 77 equivalent gates with gated clock

7 2. Les registres à décalage Exemple : 74LS66: 8-Bit Shift Registers The LS66 is a parallel-in or serial-in, serial-out shift register and has a complexity of 77 equivalent gates with gated clock inputs and an overriding clear input. The shift/load input establishes the parallel-in or serial-in mode. When high, this input enables the serial data input and couples the eight flip-flops for serial shifting with each clock pulse. Entrée série 8 Entrées parallèles Sortie série L MIPCSPI / EC63 /

2. Les registres à décalage Exemple : 74LS66: 8-Bit Shift Registers 3 entrées : 5 entrées de contrôle + 8 entrées de chargement sortie série Les sorties internes ne sont indiquées que pour expliquer

8 2. Les registres à décalage Exemple : 74LS66: 8-Bit Shift Registers 3 entrées : 5 entrées de contrôle + 8 entrées de chargement sortie série Les sorties internes ne sont indiquées que pour expliquer le fonctionnement 3 entrées sortie Fonction chargement Fonction décalage Signaux de contrôle Clear = L => toutes les sorties sont à L Clock Inhibit = => rien ne se passe, les sorties restent en l état i = i Clock active sur front montant L MIPCSPI / EC63 /

9 2. Les registres à décalage Exemple : 74LS66: 8-Bit Shift Registers Typical Clear, Shift, Load, Inhibit, and Shift Sequences Clear = L => toutes les sorties A- sont mises à On retrouve l entrée série sur la sortie après 8 Ck Si LOAD = L, les entrées A- sont prises en compte sur le front montant de Ck CK inhibit = => tout est suspendu On retrouve l entrée parallèle sur la sortie en série => Transformation Fonction décalage Fonction décalage parallèle / série Clear LOAD après un reset entrées après un chargement L MIPCSPI / EC63 /

10 2. Les registres à décalage Exemple : 74LS94: 4-Bit Bidirectional Universal Shift Register Entrée série gauche Entrées parallèles Entrée série droite Sorties parallèles Décalage droite/gauche Décalage droite/gauche Sorties parallèles Entrée Entrées Entrée Série parallèles Série L MIPCSPI / EC63 / droite gauche

11 2. Les registres à décalage Exemple : 74LS94: 4-Bit Bidirectional Universal Shift Register Fonction chargement Fonction décalage à droite Fonction décalage à gauche Fonction mémoire ou inhibit L MIPCSPI / EC63 / 27-28

12 L MIPCSPI / EC63 /

13 2. Les compteurs Définition Circuits Séquentiels Au sens strict : système séquentiel dont le vecteur d état représente le nombre d impulsions appliquées Au sens large : tout système séquentiel qui suit une séquence prédéterminée en réponse aux impulsions appliquées Avec bascule, on définit 2 états : et Avec N bascules, on définit 2 N états : comptage de à 2 N- Les compteurs sont classés selon le type synchrone ou asynchrone le nombre d états différents ( appelé modulo du compteur) le code utilisé (exemple BCD) possibilité de sens du comptage ( compteur-décompteur) L MIPCSPI / EC63 /

14 3. Les compteurs Circuits Séquentiels Les compteurs asynchrones ( module 2 N ) Principe: la sortie ( 3 2 ) représente le nombre d impulsions de Impulsions à compter 2 3 N Si f est la fréquence d entrée, est à f/2, à f/4 et n à f/2 n Ils sont réalisés avec des bascules J-K avec J=K= (sur front descendant). La sortie d une bascule sert d horloge à la bascule suivante Impulsions à compter 2 J K J K L MIPCSPI / EC63 / J K J K 3

15 3. Les compteurs Les compteurs asynchrones ( module < 2 N ) On utilise l entrée de remise à sur la condition recherchée. Exemple modulo 6 J J 2 J 2 & K R K R K R On aura une impulsion transitoire sur le nombre 6 ( état temporaire) 2 N L MIPCSPI / EC63 /

16 3. Les compteurs Circuits Séquentiels Les compteurs asynchrones : mise en cascade Il suffit de connecter la sortie de poids fort du compteur LSB sur l entrée d horloge du compteur MSB lsb msb A B C D A B C D Retard des compteurs asynchrones : simples à réaliser mais lents car ils cumulent les retards de propagation de toutes les bascules internes (de plus ce retard n est pas constant, il dépend du nombre de bascules qui ont basculé) L MIPCSPI / EC63 /

17 3. Les compteurs Les compteurs synchrones : principe 2 3 N Synchrone => Toutes les bascules commutent simultanément: même horloge commute à chaque impulsion ( front descendant) commute si = et garde son état sinon => D = 2 commute si = et = et garde son état sinon => D =. 3 commute si =, = et 2 = et garde son état sinon => D 2 =.. 2 Plus généralement i commute si tous les étages de rang inférieur valent L MIPCSPI / EC63 /

18 3. Les compteurs Circuits Séquentiels Les compteurs synchrones : réalisation Les entrées J et K des bascules sont raccordées de façon à ce que les bascules qui doivent commuter sur un certain front aient J=K= quand ce front survient. J J & J & 3 J & K K K K Pour la mise en cascade, il faut une entrée validation et une sortie retenue. La retenue de er niveau sert de validation de comptage au 2 ème niveau R =. i L MIPCSPI / EC63 /

19 3. Les compteurs Circuits Séquentiels Les compteurs synchrones : parasites Temps de propagation différent pour chaque bascule et temps t PL t PL Exemple : séquence pour passer de 3 à 4 Comparaison séquence compteur synchrone # asynchrone compteur synchrone compteur asynchrone temps incertain et séquence incertaine t = t PL temps long mais séquence fixe t = 2 t PL + t PL L MIPCSPI / EC63 /

20 3. Les compteurs Circuits Séquentiels autres caractéristiques des compteurs remise à zéro pour démarrer d'une position connue -> entrée de remise à zéro possibilité de comptage conditionnel -> entrée de validation possibilité de le charger avec une valeur quelconque -> entrée de chargement + valeur à charger le mettre facilement en cascade -> sortie de la retenue le faire décompter -> entrée compteur/décompteur exemples : Circuit 93 : Compteur/Décompteur synchrone 4 bits binaire Circuit 92 : Compteur/Décompteur synchrone 4 bits BCD L MIPCSPI / EC63 /

21 3. Les compteurs Circuits Séquentiels Exemple : 74LS69: Synchronous 4-bit Up/Down Binary Counters Signal UP/DOWN orloge synchrone Retenue Entrées de chargement Sorties de comptage Autorisation comptage Autorisation comptage Signal de chargement entrée L MIPCSPI / EC63 /

22 74LS69 Comptage Retenue sur 5 : la dernière valeur de comptage ENT ou ENP : 2 entrées de validation équivalentes Décomptage: Retenue sur : la dernière valeur de décomptage Chargement à 3 Comptage (U/ Décompatge (U/ L MIPCSPI / EC63 /

23 74LS69 L MIPCSPI / EC63 /

Documents pareils

FONCTION COMPTAGE BINAIRE ET DIVISION DE FRÉQUENCE

FONCTION COMPTAGE BINAIRE ET DIVISION DE FRÉQUENCE I/ GÉNÉRALITÉS I.1/ Fonction Un compteur binaire est utilisé : -pour compter un certain nombre d'évènements binaires -pour diviser la fréquence d'un signal logique par 2 m Page 1 FONCTION COMPTAGE BINAIRE