Architecture des Systèmes Embarqués: Systèmes Temps-Réel
|
|
|
- Claude Chaput
- il y a 10 ans
- Total affichages :
Transcription
1 Architecture des Systèmes Embarqués: Systèmes Temps-Réel Pablo de Oliveira January 22, 2013
2 Section 1 Introduction
3 Plan du cours 5. Systèmes temps-réel Présentation des systèmes temps-réel Tâches périodiques et sporadiques / priorités Ordonnançement Problèmes: Inversion de priorité, Famine, Race Conditions Polling actif ou évenements
4 Système Temps-Réel In real-time computing the correctness of the system depends not only on the logical result of the computation but also on the time at which results are produced. J.A. Stankovic, IEEE Computer Exemples de systèmes temps-réel: Centrale nucléaire Contrôle vitesse d un train Robotique Avionique
5 Objectifs Déterminisme logique: les sorties sont déterminées par les entrées et éventuellement l état logique interne. Déterminisme temporel: le système respecte les échéances temporelles Un système temps-réel n est pas forcément un système rapide, c est un système qui garantit des contraintes temporelles.
6 Deux types de systèmes Temps-Réel Temps-réel mou: un résultat en retard diminue la qualité de service, mais même en retard le résultat est toujours utile. Exemple: un distributeur de billets devrait répondre à la pression d une touche en moins de 250ms, un retard diminue l ergonomie, mais n est pas dramatique. Temps-réel dur: un résultat en retard est inutile Exemple: déclenchement de l airbag dans une voiture
7 Types de contraintes Précision: il faut effectuer une action à un moment précis dans le temps (horloge électronique). Temps de réponse: effectuer une action avant son échéance (freinage pour un système de contrôle de vitesse) ou avec un temps moyen fixé (décompresseur video, 24 images par secondes environ). Rendement: nombre de requêtes traitées par unité de temps (robot de production dans une usine)
8 Types de tâches Tâches périodiques, la tâche est activée à intervalles réguliers avec une durée C i et une période T i. Tâches sporadiques, la tâche s active à un instant quelconque, néanmoins il existe un temps minimal entre deux activations Tâches apériodiques, on ne peut faire aucune hypothèse sur l instant d activation des tâches
9 Section 2 Ordonnancement
10 Architecture mono-coeur ou multi-coeur Ordonnancement sur un processeur: Plusieurs tâches s exécutent sur un seul processeur. Un ordonnanceur, passe d une tâche à l autre pour simuler une execution concurrente. Ordonnancement sur multi-processeur: Plusieurs tâches s exécutent sur plusieurs processeurs, en parallèle.
11 Priorités Les tâches peuvent être ordonnées par niveau de priorité Les priorités peuvent être statiques ou changer au cours du temps (dynamiques). En général dans un système temps-réel: Une tâche n est jamais bloqué par une tâche de moindre priorité (sauf problème d inversion de priorité) On minimise les changements de contexte entre tâches de même priorité
12 Ordonnancement Comment répartir le temps processeur parmi un groupe de tâches? Peut-on garantir qu aucune tâche ne ratera une échéance? Algorithmes statiques: table d exécution ou analyse rate monotonic Algorithmes dynamiques: EDF, LLF,...
13 Table d exécution L exécution des tâches est complétement statique. L ordre d exécution des tâches est pilotée par une table donnée par l utilisateur. Peut-être vérifé pour des tâches périodiques en considérant le PPCM de toutes les périodes. Avantages: Ordre d exécution connu et déterministe Algorithme simple Désavantage: Comment gérer des tâches sporadiques? Les caractéristiques du systèmes doivent êtres connues en avance
14 Rate monotonic analysis Hypothèses: Pas d intéraction entre taches (Pas de partage de ressources) Taches périodiques de période Ti et de durée C i. L échéance des tâches Di est supposée égale à T i. Çàd, une tâche doit être complétée avant sa prochaine activation. Les tâches sont préemptibles. On suppose le côut du changement de contexte négligeable. Un seul processeur
15 Utilisation du processeur Taux d utilisation: quantité de temps de traitement par les tâches par rapport au temps total. L utilisation du processeur est définie comme U = n i=1 C i T i
16 Rate monotonic analysis La priorité d une tâche i est égale à P i = 1 T i. Plus la fréquence est forte, plus la tâche est prioritaire. C est toujours la tâche la plus prioritaire qui est exécutée d abord. Propriétés: [Liu & Layland 73] Si U n.(2 1 n 1) alors il existe un ordonnancement satisfaisant toutes les échéances. C est une condition suffisante, mais pas une condition nécessaire.
17 Rate monotonic analysis On montre lim n n(2 1/n 1) = ln(2) 0.69 Si la charge des tâches représente moins que 69% du temps processeur, le système admet un ordonnancement RM. [Leung & Whitehead 82] Le système RM est optimal parmi les ordonnancements statiques. Çàd si n importe quel ordonnancement statique peut ordonanncer un système de tâches, alors RM le peut aussi. Si toutes les périodes sont multiples entre elles (système harmonique) alors la condition suffisante et maintenant nécessaire devient U 1.
18 Théorème de la zone critique Si l ensemble des tâches arrivent dans le système simultanément et si elles respectent leur première échéance en RM, alors toutes les tâches respecteront leurs échéances futures. [Liu & Layland 73]
19 Exemple 1 Système de deux tâches T 1 = 2s,C 1 = 1s et T 2 = 10s,C 2 = 3s. Le système est-il ordonnançable avec la méthode RM?
20 Exemple 1 Système de deux tâches T 1 = 2s,C 1 = 1s et T 2 = 10s,C 2 = 3s. Utilisation 1/2+3/10 = 80% Or 80% 2(2 1/2 1) 83%, ordonnançable! On aurait pu aussi utiliser U 1 car le système est harmonique. τ 1 τ
21 Exemple 2 Système de deux tâches T 1 = 2s,C 1 = 1s et T 2 = 10s,C 2 = 5s. Le système est-il ordonnançable?
22 Exemple 2 Système de deux tâches T 1 = 2s,C 1 = 1s et T 2 = 10s,C 2 = 5s. Utilisation 1/2+5/10 = 100% Le système est harmonique, comme U 1 il est ordonnançable. On aurait pu aussi utiliser le théorème de la zone critique: τ 1 τ Mais système ordonnonçable, théorème de la zone critique.
23 Exemple 3 Système de deux tâches T 1 = 5s,C 1 = 2.5s et T 2 = 7.5s,C 2 = 3s. Le système est-il ordonnançable?
24 Exemple 3 Système de deux tâches T 1 = 5s,C 1 = 2.5s et T 2 = 7.5s,C 2 = 3s. Utilisation 2.5/5+3/7.5 = 90% Or 90% > 2(2 1/2 1) 83%, on ne peut rien conclure... τ 1 τ Théorème de la zone critique: le système n est pas ordonnançable en RM.
25 Exemple 3 Mais si on s afffranchit de RM... τ 1 τ le système est ordonnançable.
26 Rate monotonic sur multi-processeur? Problème ouvert. Travaux de recherche en cours. Voir par exemple, Min-Allah et al. J. Parallel Distib. Computing 2011.
27 Test d ordonnancement pour tâches irrégulières Problème ouvert.
28 Ordonnancement dynamique (EDF) EDF: Earliest Deadline First À tout instant t, le travail le plus prioritaire est celui dont l échéance est la plus courte. Condition d ordonnançabilité avec EDF (pour des tâches périodiques et D i = C i ) : U 1. EDF est optimal: si un ensemble de tâches est ordonnançable, alors il est ordonnançable avec EDF.
29 Effet Domino Comportement très mauvais en cas de surcharge. Avalanche d échéance manquées τ 1 τ 2 τ 3 τ
30 Effet Domino Rate Monotonic à un meilleur comportement, les tâches de priorité faible sont affectées les premières. Mais certaines tâches peuvent ne jamais être exécutées. τ 1 τ 2 τ 3 τ
31 Comparaison RM et EDF RM avantages: Très simple à implémenter Prédictible Priorités statiques RM inconvénients: Modèle restrictif Utilisation du processeur sous-optimale EDF avantages: Simple à implémenter Bonne utilisation du processeur Réactif pour les tâches à échéances courtes EDF inconvénients: Mauvais comportement en cas de surcharge (effet domino) Moins prédictible
32 Problèmes liés à l exécution concurrente Partage de ressources: Partage de temps processeur Accès concurrent à la mémoire Accès concurrent aux périphériques Problèmes: Cohérence mémoire Dead-lock Race-condition Famine Inversion de priorité
33 Sémaphore Pour protéger l accès aux ressources partagées on utilise des sémaphores Un sémaphore est composé de: Un compteur Sn initialisé lors de la création du sémaphore Une liste de tâches en attente, initialement vide Il comporte deux opérations: P(S): prise du sémaphore (on demande une ressource) V(S): relachement du sémaphore (on libère une ressource).
34 Sémaphore P(S) V(S) On décrémente Sn Si Sn < 0 on met la tâche en attente et on la bloque. La tâche ne sera relachée que lorsque S n deviendra positif. On incrémente Sn On débloque la première tâche en attente.
35 Vérrou Un vérrou est un sémaphore avec S n initialisé à 1. Une seule tâche à la fois peut accéder à la ressource: P(S) accès ressource V(S)
36 Implémentation d un Vérrou Pour implémenter un vérrou il faut utiliser des opérations atomiques. Par exemple sur ARM on peut utiliser SWP qui effectue une lecture suivie d une écriture de manière atomique: #define LOCK 0 MOV r0, #LOCK lock: SWP r0,r0, échange atomique r0 et verrou CMP r0, verrou déjà pris? BEQ alors on essaye à nouveau (Les ARMv6 proposent une manière plus efficace en utilisant les instructions LDREX et STREX.)
37 Deadlock Un Deadlock (interblocage) se produit lorsqu au moins deux processus s attendent mutuellement. Exemple T^ache A P(1) P(2) action A V(2) V(1) T^ache B P(2) P(1) action B V(1) V(2) Exemple d inter-blocage: A obtient 1 B obtient 2 A attend 2 et B attend 1, tout le monde est bloqué!
38 Inversion de priorité Une inversion de priorité ce produit quand une tâche T 1 de priorité haute attend un verrou qui est détenu par une tâche T 2 de priorité faible. On peut éviter le problème par héritage de priorité. On augmente temporairement la priorité de T 2 à celle de T 1 pour qu elle libère au plus vite la ressource. Bug du Mars Pathfinder en 1997 alors que le robot était déjà sur Mars. Reproduit sur simulateur et corrigé à distance, en activant l héritage de priorité sur les sémaphores.
39 Exemple: Inversion de priorité La tâche T 3 possède un verrou requis par T 1 La priorité de T 3 est augmentée temporairement, la tâche T 2 devra attendre mais le verrou sera libéré rapidement. τ 1 P(S) V(S) S τ 2 τ 3 P(S) S S V(S) S
40 Gestion des événements sporadiques Jusqu à maintenant on a considéré surtout des tâches périodiques Comment gérer des événements sporadiques, comme la lecture d une touche depuis le clavier? Deux méthodes: Par polling (ou scrutation) Par interruption
41 Gestion par polling Une tâche va périodiquement vérifier si une touche à été appuyée. Avantages: Simple à mettre en place Inconvénients Pour être réactif, la période de scrutation doit être faible Énergivore
42 Gestion par interruption On demande au processeur de lever une intérruption lorsqu une touche est appuyée L interruption intérromp les tâches en cours, et permet l exécution de la tâche sporadique. Avantages: Économe en énergie, on n exécute la tâche que quand un évenement est reçu Réactif Inconvénients: Moins prédictible et plus complèxe à implémenter Pour ne pas bloquer le système le traitement d interruption doit être très court, il faut découpler l enregistrement de l évenement et le traîtement associé.
43 Bibliographie Cours Systèmes Embarqués Temps Réel, Samuel Tardieu, ENST Lecture from Giuseppe Lipari, Scuola Superiore Sant Anna Ordonnancement Temps Réel, présentation de Pierre-Yves Duval du CPPM, à l École d informatique temps réel Cours de Benoît Miramond, ENSEA What Really Happened on Mars by Glenn Reeves of the JPL Pathfinder team
Ordonnancement temps réel
Ordonnancement temps réel [email protected] Version 1.5 Problématique de l ordonnancement temps réel En fonctionnement normal, respecter les contraintes temporelles spécifiées par toutes les tâches
Programmation temps-réel Cours 1 et 2 Introduction et ordonnancement
Master 2 pro Programmation temps-réel Cours 1 et 2 Introduction et ordonnancement Isabelle PUAUT / Rémi COZOT Université de Rennes I 1 Applications temps-réel embarquées Systèmes en interaction avec l
1 Mesure de la performance d un système temps réel : la gigue
TP TR ENSPS et MSTER 1 Travaux Pratiques Systèmes temps réel et embarqués ENSPS ISV et Master TP1 - Ordonnancement et communication inter-processus (IPC) Environnement de travail Un ordinateur dual-core
REALISATION d'un. ORDONNANCEUR à ECHEANCES
REALISATION d'un ORDONNANCEUR à ECHEANCES I- PRÉSENTATION... 3 II. DESCRIPTION DU NOYAU ORIGINEL... 4 II.1- ARCHITECTURE... 4 II.2 - SERVICES... 4 III. IMPLÉMENTATION DE L'ORDONNANCEUR À ÉCHÉANCES... 6
Introduction aux systèmes temps réel. Iulian Ober IRIT [email protected]
Introduction aux systèmes temps réel Iulian Ober IRIT [email protected] Définition Systèmes dont la correction ne dépend pas seulement des valeurs des résultats produits mais également des délais dans
Informatique industrielle A7-19571 Systèmes temps-réel J.F.Peyre. Partie I : Introduction
Informatique industrielle A7-19571 Systèmes temps-réel J.F.Peyre Partie I : Introduction Plan de la première partie Quelques définitions Caractéristiques communes des applications temps-réel Exemples d
Cours de Systèmes d Exploitation
Licence d informatique Synchronisation et Communication inter-processus Hafid Bourzoufi Université de Valenciennes - ISTV Introduction Les processus concurrents s exécutant dans le système d exploitation
Cours A7 : Temps Réel
Cours A7 : Temps Réel Pierre.Paradinas / @ / cnam.fr Cnam/Cedric Systèmes Enfouis et Embarqués (SEE) Organisation des cours 12 prochaines séances 6 janvier au 24 mars, Partiel le 27 janvier, Les 3 et 24
INTRODUCTION AUX SYSTEMES D EXPLOITATION. TD2 Exclusion mutuelle / Sémaphores
INTRODUCTION AUX SYSTEMES D EXPLOITATION TD2 Exclusion mutuelle / Sémaphores Exclusion mutuelle / Sémaphores - 0.1 - S O M M A I R E 1. GENERALITES SUR LES SEMAPHORES... 1 1.1. PRESENTATION... 1 1.2. UN
Introduction au temps réel
Introduction au temps réel [email protected] Version 2.0 Définition d un système temps réel Un système temps réel se compose d'un ou plusieurs sous-systèmes devant répondre en un temps fini et spécifié
Temps Réel. Jérôme Pouiller <[email protected]> Septembre 2011
Temps Réel Jérôme Pouiller Septembre 2011 Sommaire Problèmatique Le monotâche Le multitâches L ordonnanement Le partage de ressources Problèmatiques des OS temps réels J. Pouiller
J2SE Threads, 1ère partie Principe Cycle de vie Création Synchronisation
J2SE Threads, 1ère partie Principe Cycle de vie Création Synchronisation Cycle Ingénierie 2e année SIGL Dernière mise à jour : 19/10/2006 Christophe Porteneuve Threads Principes Cycle de vie Création java.lang.thread
Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm)
Eléments de spécification des systèmes temps réel Pierre-Yves Duval (cppm) Ecole d informatique temps réel - La Londes les Maures 7-11 Octobre 2002 - Evénements et architectures - Spécifications de performances
ORDONNANCEMENT CONJOINT DE TÂCHES ET DE MESSAGES DANS LES RÉSEAUX TEMPS RÉELS 4. QUELQUES EXEMPLES DU DYNAMISME ACTUEL DU TEMPS RÉEL
i LE TEMPS RÉEL 1. PRÉSENTATION DU TEMPS RÉEL 1.1. APPLICATIONS TEMPS RÉEL 1.2. CONTRAINTES DE TEMPS RÉEL 2. STRUCTURES D'ACCUEIL POUR LE TEMPS RÉEL 2.1. EXÉCUTIFS TEMPS RÉEL 2.2. RÉSEAUX LOCAUX TEMPS
Partie 7 : Gestion de la mémoire
INF3600+INF2610 Automne 2006 Partie 7 : Gestion de la mémoire Exercice 1 : Considérez un système disposant de 16 MO de mémoire physique réservée aux processus utilisateur. La mémoire est composée de cases
Ordonnancement temps réel
Ordonnancement temps réel Ordonnancement centralisé par Francis COTTET Professeur d université (ENSMA, Poitiers Futuroscope) Ingénieur de l Institut national polytechnique de Grenoble Docteur ès sciences
Introduction aux systèmes temps réel
Introduction aux systèmes temps réel Frank Singhoff Bureau C-203 Université de Brest, France LISyC/EA 3883 [email protected] UE applications de l informatique, Université de Brest Page 1/22 Plan du
Analyse du temps de réponse des systèmes temps réel
Analyse du temps de réponse des systèmes temps réel Pascal Richard Laboratoire d Informatique Scientifique et Industrielle, ENSMA BP 40198 Téléport 2 F-86960 Futuroscope [email protected] RÉSUMÉ.
DAns un système multi-utilisateurs à temps partagé, plusieurs processus
Chapitre 8 Ordonnancement des processus Dns un système multi-utilisateurs à temps partagé, plusieurs processus peuvent être présents en mémoire centrale en attente d exécution. Si plusieurs processus sont
PROBLEMES D'ORDONNANCEMENT AVEC RESSOURCES
Leçon 11 PROBLEMES D'ORDONNANCEMENT AVEC RESSOURCES Dans cette leçon, nous retrouvons le problème d ordonnancement déjà vu mais en ajoutant la prise en compte de contraintes portant sur les ressources.
Initiation au HPC - Généralités
Initiation au HPC - Généralités Éric Ramat et Julien Dehos Université du Littoral Côte d Opale M2 Informatique 2 septembre 2015 Éric Ramat et Julien Dehos Initiation au HPC - Généralités 1/49 Plan du cours
Exclusion Mutuelle. Arnaud Labourel Courriel : [email protected]. Université de Provence. 9 février 2011
Arnaud Labourel Courriel : [email protected] Université de Provence 9 février 2011 Arnaud Labourel (Université de Provence) Exclusion Mutuelle 9 février 2011 1 / 53 Contexte Epistémologique
Problèmes liés à la concurrence
ENS Cachan Problématique Difficile de gérer la concurrence : Pas toujours facile d avoir des fonctions réentrantes. Risque de race condition : ex : x :=x+1 x :=x+1 On voudrait des blocs d instructions
Systèmes et exécutifs temps-réel
Systèmes et exécutifs temps-réel Licence professionnelle «Systèmes embarqués dans l automobile» Isabelle PUAUT (Cours + TD) Jean-François DEVERGE et Christophe Pais (TP) 1 Applications temps-réel Systèmes
Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable
Implémentation Matérielle des Services d un RTOS sur Circuit Reconfigurable Pierre Olivier*, Jalil Boukhobza*, Jean-Philippe Babau +, Damien Picard +, Stéphane Rubini + *Lab-STICC, + LISyC, Université
Julien MATHEVET Alexandre BOISSY GSID 4. Rapport RE09. Load Balancing et migration
Julien MATHEVET Alexandre BOISSY GSID 4 Rapport Load Balancing et migration Printemps 2001 SOMMAIRE INTRODUCTION... 3 SYNTHESE CONCERNANT LE LOAD BALANCING ET LA MIGRATION... 4 POURQUOI FAIRE DU LOAD BALANCING?...
Introduction à l informatique temps réel Pierre-Yves Duval (cppm)
Introduction à l informatique temps réel Pierre-Yves Duval (cppm) Ecole d informatique temps réel - La Londes les Maures 7-11 Octobre 2002 -Définition et problématique - Illustration par des exemples -Automatisme:
École Polytechnique de Montréal. Département de Génie Informatique et Génie Logiciel. Cours INF2610. Contrôle périodique.
École Polytechnique de Montréal Département de Génie Informatique et Génie Logiciel Cours INF2610 Contrôle périodique Automne 2013 Date : 11 octobre 2013 de 18h à 20h Professeur : Boucheneb Hanifa Documentation
Surveillance et maintenance prédictive : évaluation de la latence de fautes. Zineb SIMEU-ABAZI Univ. Joseph Fourier, LAG)
Surveillance et maintenance prédictive : évaluation de la latence de fautes Zineb SIMEU-ABAZI Univ. Joseph Fourier, LAG) SURVEILLANCE Analyser une situation et fournir des indicateurs! Détection de symptômes!
Chapitre 4 : Exclusion mutuelle
Chapitre 4 : Exclusion mutuelle Pierre Gançarski Juillet 2004 Ce support de cours comporte un certain nombre d erreurs : je décline toute responsabilité quant à leurs conséquences sur le déroulement des
MEAD : temps réel et tolérance aux pannes pour CORBA
MEAD : un intergiciel temps-réel et tolérant aux pannes pour CORBA Master 2 Informatique Recherche Université de Marne-la-Vallée Vendredi 3 mars 2006 Plan 1 Introduction 2 Solutions existantes 3 Concilier
Les systèmes de base de données temps réels. Pokrovskaya Natalia, Kabbali Nadia
Les systèmes de base de données temps réels Pokrovskaya Natalia, Kabbali Nadia Année académique 2008-2009 Table des matières 1 Introduction 2 2 Système de gestion de bases de données classiques 3 3 Systèmes
Systèmes temps réel et embarqués Concepts de base, expression des contraintes temporelles
M2P GLRE Génie Logiciel, logiciels Répartis et Embarqués Systèmes temps réel et embarqués Concepts de base, expression des contraintes temporelles Z. Mammeri 1. Introduction Aujourd hui, les applications
Solution A La Gestion Des Objets Java Pour Des Systèmes Embarqués
International Journal of Engineering Research and Development e-issn: 2278-067X, p-issn: 2278-800X, www.ijerd.com Volume 7, Issue 5 (June 2013), PP.99-103 Solution A La Gestion Des Objets Java Pour Des
CEG4566/CSI4541 Conception de systèmes temps réel
CEG4566/CSI4541 Conception de systèmes temps réel Chapitre 6 Vivacité, sécurité (Safety), fiabilité et tolérance aux fautes dans les systèmes en temps réel 6.1 Introduction générale aux notions de sécurité
Métriques de performance pour les algorithmes et programmes parallèles
Métriques de performance pour les algorithmes et programmes parallèles 11 18 nov. 2002 Cette section est basée tout d abord sur la référence suivante (manuel suggéré mais non obligatoire) : R. Miller and
Annexe 6. Notions d ordonnancement.
Annexe 6. Notions d ordonnancement. APP3 Optimisation Combinatoire: problèmes sur-contraints et ordonnancement. Mines-Nantes, option GIPAD, 2011-2012. [email protected] Résumé Ce document
Exécutif temps réel Pierre-Yves Duval (cppm)
Exécutif temps réel Pierre-Yves Duval (cppm) Ecole d informatique temps réel - La Londes les Maures 7-11 Octobre 2002 Plan Exécutif Tâches Evénements et synchronisation Partage de ressources Communications
Introduction à la programmation concurrente
Introduction à la programmation concurrente Moniteurs Yann Thoma Reconfigurable and Embedded Digital Systems Institute Haute Ecole d Ingénierie et de Gestion du Canton de Vaud This work is licensed under
03/04/2007. Tâche 1 Tâche 2 Tâche 3. Système Unix. Time sharing
3/4/27 Programmation Avancée Multimédia Multithreading Benoît Piranda Équipe SISAR Université de Marne La Vallée Besoin Programmes à traitements simultanés Réseau Réseau Afficher une animation en temps
Cours A7 : Temps Réel
Cours A7 : Temps Réel Pierre.Paradinas / @ / cnam.fr Cnam/Cedric Systèmes Enfouis et Embarqués (SEE) Motivations Du jour : les mécanismes multitâches, la gestion des priorités, l ordonnancement, la gestion
Temps Réel. Jérôme Pouiller <[email protected]> Septembre 2011
Temps Réel Jérôme Pouiller Septembre 2011 Ordonnancement avec contraintes de précédance Problèmatique des accès concurents Problème liés aux partage de ressources Solutions utres
Processus! programme. DIMA, Systèmes Centralisés (Ph. Mauran) " Processus = suite d'actions = suite d'états obtenus = trace
Processus 1) Contexte 2) Modèles de Notion de Points de vue Modèle fourni par le SX Opérations sur les 3) Gestion des Représentation des Opérations 4) Ordonnancement des Niveaux d ordonnancement Ordonnancement
I Stabilité, Commandabilité et Observabilité 11. 1 Introduction 13 1.1 Un exemple emprunté à la robotique... 13 1.2 Le plan... 18 1.3 Problème...
TABLE DES MATIÈRES 5 Table des matières I Stabilité, Commandabilité et Observabilité 11 1 Introduction 13 1.1 Un exemple emprunté à la robotique................... 13 1.2 Le plan...................................
L exclusion mutuelle distribuée
L exclusion mutuelle distribuée L algorithme de L Amport L algorithme est basé sur 2 concepts : L estampillage des messages La distribution d une file d attente sur l ensemble des sites du système distribué
DU BINAIRE AU MICROPROCESSEUR - D ANGELIS CIRCUITS CONFIGURABLES NOTION DE PROGRAMMATION
145 NOTION DE PROGRAMMATION 1/ Complétons notre microprocesseur Nous avons, dans les leçons précédentes décrit un microprocesseur théorique, cependant il s inspire du 6800, premier microprocesseur conçu
Contributions à l expérimentation sur les systèmes distribués de grande taille
Contributions à l expérimentation sur les systèmes distribués de grande taille Lucas Nussbaum Soutenance de thèse 4 décembre 2008 Lucas Nussbaum Expérimentation sur les systèmes distribués 1 / 49 Contexte
Cours Bases de données 2ème année IUT
Cours Bases de données 2ème année IUT Cours 12 : Concurrence d accès Anne Vilnat http://www.limsi.fr/individu/anne/cours Plan 1 Accès concurrents Définitions Verrous Collisions Niveaux de cohérence Blocage
Conception des systèmes répartis
Conception des systèmes répartis Principes et concepts Gérard Padiou Département Informatique et Mathématiques appliquées ENSEEIHT Octobre 2012 Gérard Padiou Conception des systèmes répartis 1 / 37 plan
Un concept multi-centre de données traditionnel basé sur le DNS
Confiez vos activités critiques à un expert S il est crucial pour vos activités commerciales que vos serveurs soient disponibles en continu, vous devez demander à votre hébergeur de vous fournir une solution
Chapitre V : La gestion de la mémoire. Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping
Chapitre V : La gestion de la mémoire Hiérarchie de mémoires Objectifs Méthodes d'allocation Simulation de mémoire virtuelle Le mapping Introduction Plusieurs dizaines de processus doivent se partager
Les transactions 1/46. I même en cas de panne logicielle ou matérielle. I Concept de transaction. I Gestion de la concurrence : les solutions
1/46 2/46 Pourquoi? Anne-Cécile Caron Master MAGE - SGBD 1er trimestre 2014-2015 Le concept de transaction va permettre de définir des processus garantissant que l état de la base est toujours cohérent
Modèles à Événements Discrets. Réseaux de Petri Stochastiques
Modèles à Événements Discrets Réseaux de Petri Stochastiques Table des matières 1 Chaînes de Markov Définition formelle Idée générale Discrete Time Markov Chains Continuous Time Markov Chains Propriétés
Bases de données et sites WEB Licence d informatique LI345
Bases de données et sites WEB Licence d informatique LI345 Anne Doucet [email protected] http://www-bd.lip6.fr/ens/li345-2013/index.php/lescours 1 Contenu Transactions en pratique Modèle relationnel-objet
Algorithmique et systèmes répartis
Algorithmique et systèmes répartis Tendances et avenir Gérard Padiou Département Informatique et Mathématiques appliquées ENSEEIHT 30 novembre 2012 Gérard Padiou Algorithmique et systèmes répartis 1 /
Mécanismes de protection dans AUTOSAR OS
Mécanismes de protection dans AUTOSAR OS Nicolas Navet, RTaW Hervé Perrault, PSA Peugeot Citroën Conférence à RTS 09 le 31/03/2009 Plan 1. Code ECU : besoin de ré-utilisabilité et multi-source 2. Concepts
Ordonnancement temps réel et minimisation de la consommation d énergie
Chapitre 4 Ordonnancement temps réel et minimisation de la consommation d énergie 4.1. Introduction La consommation en énergie est devenue un problème crucial dans la conception des équipements électroniques
Introduction à la théorie des files d'attente. Claude Chaudet [email protected]
Introduction à la théorie des files d'attente Claude Chaudet [email protected] La théorie des files d'attente... Principe: modélisation mathématique de l accès à une ressource partagée Exemples réseaux
VMWare Infrastructure 3
Ingénieurs 2000 Filière Informatique et réseaux Université de Marne-la-Vallée VMWare Infrastructure 3 Exposé système et nouvelles technologies réseau. Christophe KELLER Sommaire Sommaire... 2 Introduction...
SECURIDAY 2012 Pro Edition
SECURINETS CLUB DE LA SECURITE INFORMATIQUE INSAT SECURIDAY 2012 Pro Edition [LOAD BALANCING] Chef Atelier : Asma JERBI (rt5) Hajer MEHRZI(rt3) Rania FLISS (rt3) Ibtissem OMAR (rt3) Asma Tounsi (rt3la)
Synchro et Threads Java TM
Synchro et Threads Java TM NICOD JEAN-MARC Master 2 Informatique Université de Franche-Comté UFR des Sciences et Techniques septembre 2008 NICOD JEAN-MARC Synchro et Threads avec Java TM 1 / 32 Sommaire
Cours 2: Exclusion Mutuelle entre processus (lourds, ou légers -- threads)
Cours 2: Exclusion Mutuelle entre processus (lourds, ou légers -- threads) Concurrence entre processus & Problème d Exclusion Mutuelle 1. Introduction 2. Solutions avec attente active, dites Sans Arbitrage
NFP 121. Java et les Threads. Présentation : Thierry Escalarasse Mai 2007
NFP 121 Java et les Threads Présentation : Thierry Escalarasse Mai 2007 Plan du cour Présentation de la notion de Threads La classe Thread L interface Runnable Les états d un thread La Synchronisation
Introduction : les processus. Introduction : les threads. Plan
IN328 Programmation distribuée avec Java et J2EE 2 - Threads en Java Introduction : les processus Un processus est un ensemble d instructions à exécuter, un espace mémoire réservé et éventuellement d autres
Projet Active Object
Projet Active Object TAO Livrable de conception et validation Romain GAIDIER Enseignant : M. Noël PLOUZEAU, ISTIC / IRISA Pierre-François LEFRANC Master 2 Informatique parcours MIAGE Méthodes Informatiques
Manuel programmation QUESTOR
QUESTOR Programmation et activation AS 271 et AS 270 Document: KSW3s527.0003 / fr 2010.08 Edition: Août 2010 QUESTOR TABLE DES MATIÉRES 1 Description du produit FR-4 1.1 Application.... FR-4 1.1.1 Logiciel
Cours de Base de Données Cours n.12
Cours de Base de Données Cours n.12 Gestion des transactions : contrôle de concurrence Elisabetta De Maria - http://www.i3s.unice.fr/ edemaria/ UFR Sciences et Laboratoire I3S, CNRS 2013-2014 Université
VIII- Circuits séquentiels. Mémoires
1 VIII- Circuits séquentiels. Mémoires Maintenant le temps va intervenir. Nous avions déjà indiqué que la traversée d une porte ne se faisait pas instantanément et qu il fallait en tenir compte, notamment
Gestion des transactions et accès concurrents dans les bases de données relationnelles
Gestion des transactions et accès concurrents dans les bases de données relationnelles Bernard ESPINASSE Professeur à Aix-Marseille Université (AMU) Ecole Polytechnique Universitaire de Marseille Fev.
Chapitre 5 : Flot maximal dans un graphe
Graphes et RO TELECOM Nancy A Chapitre 5 : Flot maximal dans un graphe J.-F. Scheid 1 Plan du chapitre I. Définitions 1 Graphe Graphe valué 3 Représentation d un graphe (matrice d incidence, matrice d
Limites finies en un point
8 Limites finies en un point Pour ce chapitre, sauf précision contraire, I désigne une partie non vide de R et f une fonction définie sur I et à valeurs réelles ou complees. Là encore, les fonctions usuelles,
Optimisation multi-critère pour l allocation de ressources sur Clouds distribués avec prise en compte de l énergie
Optimisation multi-critère pour l allocation de ressources sur Clouds distribués avec prise en compte de l énergie 1 Présenté par: Yacine KESSACI Encadrement : N. MELAB E-G. TALBI 31/05/2011 Plan 2 Motivation
ASR1 TD7 : Un microprocesseur RISC 16 bits
{Â Ö Ñ º ØÖ Ý,È ØÖ ºÄÓ Ù,Æ ÓÐ ºÎ ÝÖ Ø¹ ÖÚ ÐÐÓÒ} Ò ¹ÐÝÓÒº Ö ØØÔ»»Ô Ö Óº Ò ¹ÐÝÓÒº Ö» Ö Ñ º ØÖ Ý»¼ Ö½» ASR1 TD7 : Un microprocesseur RISC 16 bits 13, 20 et 27 novembre 2006 Présentation générale On choisit
Chapitre 2 Le problème de l unicité des solutions
Université Joseph Fourier UE MAT 127 Mathématiques année 2011-2012 Chapitre 2 Le problème de l unicité des solutions Ce que nous verrons dans ce chapitre : un exemple d équation différentielle y = f(y)
ANALYSE DE TEMPS D EXÉCUTION POUR DES APPLICATIONS TEMPS-RÉEL CHRISTINE ROCHANGE. Plan. Niveau de criticité. Système temps-réel
Plan Système temps-réel et temps d exécution pire cas NLYS TMPS XÉUTION POUR S PPLITIONS TMPS-RÉL HRISTIN ROHNG 1 cole thématique cole RHI 07 thématique 19-23 mars RHI 07 2007 omment évaluer le WT d une
Gestion de projet- Indicateurs de performance
GESTION DE PROJET Pour réaliser ce Tp, vous devez disposer du contexte Itaste et d'un accès à la base de données Itaste, hébergée sur notre serveur de bases de données de production. Vous utiliserez Microsoft
Sommaire. Introduction. I. Notions de routage a) Technologies actuelles b) Avantages et désavantages
Sommaire Introduction I. Notions de routage a) Technologies actuelles b) Avantages et désavantages II. Routage et fourmis a) Principe et avantages b) Structure du simulateur III.Implémentation a) Présentation
SGBDR. Systèmes de Gestion de Bases de Données (Relationnelles)
SGBDR Systèmes de Gestion de Bases de Données (Relationnelles) Plan Approches Les tâches du SGBD Les transactions Approche 1 Systèmes traditionnels basés sur des fichiers Application 1 Gestion clients
Erreurs les plus fréquentes Guide de dépannage
Erreurs les plus fréquentes Guide de dépannage janvier 2012 Le présent manuel et le support électronique qui l accompagne sont des produits exclusifs de Paiements Optimal, S.A.R.L. Leur usage est réservé
La fonction exponentielle
DERNIÈRE IMPRESSION LE 2 novembre 204 à :07 La fonction exponentielle Table des matières La fonction exponentielle 2. Définition et théorèmes.......................... 2.2 Approche graphique de la fonction
INITIATION AU LANGAGE JAVA
INITIATION AU LANGAGE JAVA I. Présentation 1.1 Historique : Au début des années 90, Sun travaillait sur un projet visant à concevoir des logiciels simples et performants exécutés dans des PDA (Personnal
Vers une approche Adaptative pour la Découverte et la Composition Dynamique des Services
69 Vers une approche Adaptative pour la Découverte et la Composition Dynamique des Services M. Bakhouya, J. Gaber et A. Koukam Laboratoire Systèmes et Transports SeT Université de Technologie de Belfort-Montbéliard
Transmission d informations sur le réseau électrique
Transmission d informations sur le réseau électrique Introduction Remarques Toutes les questions en italique devront être préparées par écrit avant la séance du TP. Les préparations seront ramassées en
SYNTHESE. LIH, Université du Havre, 25, rue Philippe Lebon, 76058 Le Havre Cedex {duvallet, sadeg}@fst.univ-lehavre.fr **
SYNTHESE Les SGBD temps réel Claude Duvallet * Zoubir Mammeri ** Bruno Sadeg * * LIH, Université du Havre, 25, rue Philippe Lebon, 76058 Le Havre Cedex {duvallet, sadeg}@fst.univ-lehavre.fr ** IRIT, Université
Représentation des Nombres
Chapitre 5 Représentation des Nombres 5. Representation des entiers 5.. Principe des représentations en base b Base L entier écrit 344 correspond a 3 mille + 4 cent + dix + 4. Plus généralement a n a n...
Introduction aux Systèmes et aux Réseaux
Introduction aux Systèmes et aux Réseaux Cours 5 Processus D après un cours de Julien Forget (univ Lille1) Laure Gonnord http://laure.gonnord.org/pro/teaching/ [email protected] Master CCI -
Données Réparties. Thibault BERNARD. [email protected]
Données Réparties Thibault BERNARD [email protected] Sommaire Introduction Gestion de la concurrence Reprise après panne Gestion des données dupliquées Sommaire Introduction Gestion de la
Introduction aux algorithmes répartis
Objectifs et plan Introduction aux algorithmes répartis Sacha Krakowiak Université Joseph Fourier Projet Sardes (INRIA et IMAG-LSR http://sardes.inrialpes.fr/people/krakowia! Introduction aux algorithmes
Processus d Informatisation
Processus d Informatisation Cheminement de la naissance d un projet jusqu à son terme, deux grandes étapes : Recherche ou étude de faisabilité (en amont) L utilisateur a une idée (plus ou moins) floue
LOG4430 : Architecture et conception avancée
LOG4430 : Architecture et conception avancée Abdou Maiga Patrons pour la conception d applications distribuées Département de génie informatique et de génie logiciel École Polytechnique de Montréal Guéhéneuc,
PLAN. Industrialisateur Open Source LANS DE SECOURS INFORMATIQUES PRINCIPES GENERAUX ETAT DE L ART SELON BV ASSOCIATES
PLAN LANS DE SECOURS INFORMATIQUES PRINCIPES GENERAUX & ETAT DE L ART SELON BV ASSOCIATES Copyright BV Associates 2013 IMEPSIA TM est une marque déposée par BV Associates Page 1 SOMMAIRE 1 PRINCIPES GENERAUX
Support de cours système d exploitation
Support de cours système d exploitation J. Gispert, J. Guizol, J.L. Massat Département d informatique Faculté de Luminy 163, Avenue de Luminy, Case 901, 13288 Marseille, cedex 9 23 février 2012 Chapitre
Initiation à LabView : Les exemples d applications :
Initiation à LabView : Les exemples d applications : c) Type de variables : Créer un programme : Exemple 1 : Calcul de c= 2(a+b)(a-3b) ou a, b et c seront des réels. «Exemple1» nom du programme : «Exemple
TP 7 : oscillateur de torsion
TP 7 : oscillateur de torsion Objectif : étude des oscillations libres et forcées d un pendule de torsion 1 Principe général 1.1 Définition Un pendule de torsion est constitué par un fil large (métallique)
Rappels sur les suites - Algorithme
DERNIÈRE IMPRESSION LE 14 septembre 2015 à 12:36 Rappels sur les suites - Algorithme Table des matières 1 Suite : généralités 2 1.1 Déition................................. 2 1.2 Exemples de suites............................
Chapitre 1. L intérêt. 2. Concept d intérêt. 1. Mise en situation. Au terme de ce chapitre, vous serez en mesure de :
Chapitre 1 L intérêt Au terme de ce chapitre, vous serez en mesure de : 1. Comprendre la notion générale d intérêt. 2. Distinguer la capitalisation à intérêt simple et à intérêt composé. 3. Calculer la
Livre blanc. Au cœur de Diskeeper 2010 avec IntelliWrite
Livre blanc Au cœur de Diskeeper 2010 avec IntelliWrite AU CŒUR DE DISKEEPER 2010 AVEC INTELLIWRITE Table des matières PRÉSENTATION DE LA TECHNOLOGIE INTELLIWRITE 1 TEST DE PERFORMANCE D INTELLIWRITE 2
ETUDE ET IMPLÉMENTATION D UNE CACHE L2 POUR MOBICENTS JSLEE
Mémoires 2010-2011 www.euranova.eu MÉMOIRES ETUDE ET IMPLÉMENTATION D UNE CACHE L2 POUR MOBICENTS JSLEE Contexte : Aujourd hui la plupart des serveurs d application JEE utilise des niveaux de cache L1
