Université des Siences et. Technologies de Lille Licence Sciences et Technologies Profil SPI et PC. Travaux dirigés de Logique séquentielle

Transcription

1 Université des Sciences et Technologies de Lille Licence Sciences et Technologies Profil SPI et PC Module S5 - Systémes numériques programmés et microprocesseurs Travaux dirigés de Logique séquentielle Licence Sciences et Technologies Université des Siences et Technologies de Lille Villeneuve d Ascq

2 Module S5 Systémesnumériquesprogrammésetmicroprocesseurs, TDsde Logiquesquentielle2 RAPPEL COMBINATOIRE. Réalisation de fonctions logiques Réaliser la fonction Z =[ab + cd + e + f(ḡ + h)] ī avec des portes NOR.2 Réduction de fonctions. Donner la forme simplifiée de la fonction: F (a, b, c, d) ={, 2, 3, 4, 6, 7, 9,, 2, 4} 2. Donner toutes les formes simplifiées de la fonction: F (a, b, c, d) ={0,, 9, 0, 4, 5} F Ø (a, b, c, d) ={4,, 2} 2 BASCULES 2. Equation de fonctionnement. Déterminer l équation de fonctionnement de la bascule (càd exprimer Q n+ en fonction de Q n, et ). 2. Déterminer l équation de fonctionnement de la bascule D. 3. En déduire comment réaliser une bascule D à partir d une bascule. 4. Même question que précédemment en remplaçant bascule D par bascule à enclenchement prioritaire (se comportant comme une sauf pour l entrée (,) pour laquelle Q n+ =) 2.2 Chronogramme Compléter le chronogramme suivant pour une bascule avec:. Déclenchement sur niveau haut de l horloge. 2. Déclenchement sur front descendant de l horloge. CL

3 Module S5 Systémesnumériquesprogrammésetmicroprocesseurs, TDsde Logiquesquentielle3 2.3 Chronogramme Compléter le chronogramme du circuit suivant pour une bascule maître/esclave avec verouillage, enregistrant sur front montant, et affichant sur front descendant. On considèrera successivement les cas τ = 0 puis τ 0etsupérieur au temps de réponse des bascules (correspondant à une colonne). E Ha retard Hb E Ha Hb () Hb (,) 3 REGISTRES 3. Réalisation d un registre Avec des bascules D, onveutréaliser un registre 4 bits àdécalage àdroiteouà gauche, le sens du décalage étant commandé par un signal S ( pour la droite, 0 pour la gauche). ESD et ESG seront les entrées série droite et gauche.. Donner les équation d entrées des bascules D i (i =, 2,..., 4). 2. Proposer une réalisation avec inverseurs, NANDS et bascules D.

4 Module S5 Systémesnumériquesprogrammésetmicroprocesseurs, TDsde Logiquesquentielle4 3. Reprendre l exercise avec deux signaux de commande S 0 et S pour réaliser: un décalage à gauche (entrée série = ESD) un décalage àdroite(entrée série = ESG) un chargement parallèle (entrées parallèles = E E 2 E 3 E 4 ) un maintien de l état du registre Une entrée de mise à zéro asynchrone sera ajoutée au circuit. 3.2 Réalisation d un registre Donner le schéma de câblage d un registre memoire synchrone, 3 bits, àdécalage à droite, dont le fonctionnement est le suivant: L écriture dans le registre est asynchrone et commandée par le signal E Le registre peut être initialisé à la valeur 000 par la commande RAZ Le Décalage est commandé par un signal Décal Si Décal =,ilyadécalage de la donnée mémorisée. L entrée série gauche vaut toujours 0 Si Décal =0,ilyamémorisation de la donnée On utilisera pour ce montage des bascules D 3.3 Câblage d un registre Les registres peuvent être utilisés pour effectuer des décalages Circulaires: la donnée d une extrémité du mot du registre est réintroduite à l autre extrémité Logique: la donnée chargée à l une ou l autre extrémité est un 0 Arithmétique: la donnée pour le décalage à droite est le bit de poids fort du mot du registre, tandis que la donnée pour le décalge à gauche est 0 Par exemple, pour un registre 4 bits contenant le mot 0, l effet de ces différents décalages sera: Décalage circulaire à droite: 0 devient 0 Décalage circulaire à gauche: 0 0 Décalage logique à droite: 0 0 Décalage logique à gauche: 0 00 Décalage arithmétique à droite: 0 Décalage arithmétique à gauche: 0 00 Indiquer comment câbler le registre universel 4 bits 7494 ci-après pour réaliser chacune ds six opérations définies ci-dessus.

5 Module S5 Systémesnumériquesprogrammésetmicroprocesseurs, TDsde Logiquesquentielle5 PIN NAMES S 0,S P 0 P 3 D SR D SL CP MR Q 0 Q 3 Mode Control Inputs Parallel Data Inputs Serial (Shift Right) Data Input Serial (Shift Left) Data Input Clock (Active HIGH Going Edge) Input Master Reset (Active LOW) Input Parallel Outputs 3.4 Chronogramme Compléter le chronogramme pour le registre suivant câblé enmodededécalage à droite, avec initialement Q 2 Q Q 0 = 00.

6 Module S5 Systémesnumériquesprogrammésetmicroprocesseurs, TDsde Logiquesquentielle6 Entrée Série Gauche Mode (décalage à droite) ESG Horloge Q0 Q Q2 T CL Q0 Q Q2 Que réalise ce circuit? 4 COMPTEURS SYNCHRONES 4. Analyse d un compteur Sur le circuit suivant (compteur synchrone), donner le graphe des états Q 2 Q Q 0 obtenus après chaque impulsion d horloge. On suppose initialement Q 2 Q Q 0 = 000. clear clear clear 0 Q 0 Q 2 Q 2 0 Q 0 Q 2 Q 2 H Que se passerait il si initialement Q 2 Q Q 0 = 00 ou 0? Proposer un câblage permettant d éviter cette situation àlamisesoustension. 4.2 Synthèse d un compteur. Réaliser un compteur synchrone utilisant des bascules et délivrant la séquence:{0, 6, 2,, 4, 0,...} (séquence ). Même question avec la séquence {0, 6, 5, 7, 2,, 0,...} (séquence 2). 2. Donner le schéma de réalisation d un multiplexeur à une entrée d adresse.

7 Module S5 Systémesnumériquesprogrammésetmicroprocesseurs, TDsde Logiquesquentielle7 3. Proposer un schéma de réalisation d un compteur délivrant, selon une commande X, laséquence si X = 0etlaséquence 2 si X =. On donnera au préalable le schéma de principe pour une seule bascule. 4.3 Synthèse d un compteur Réaliser un compteur synchrone décrivant le cycle {0, 4, 6, 7, 3,, 0,...} avec des bascules D. Que se passe-t-il si à la mise sous tension on se trouve en 2 ou 5? Proposer un câblage permettant d éviter cette situation. 4.4 Synthèse d un compteur Donner le câblage dun compteur-décompteur synchrone, modulo 0, réaliséavec des bascule (l information étant codée en binaire naturel) si la commande CPT vaut, le montage compte de deux en deux si la commande CPT vaut 0, le montage décompte de un en un Le signal INIT initialise le compteur-décompteur soit à la valeur 0,si CPT vaut, soit àlavaleur9,sicpt vaut 0. 5 COMPTEURS ASYNCHRONES 5. Analyse d un compteur Déterminer le chronogramme et le graphe des états du compteur asynchrone suivant: preset preset X clear clear C CL X

8 Module S5 Systémesnumériquesprogrammésetmicroprocesseurs, TDsde Logiquesquentielle8 5.2 Analyse d un compteur Déterminer le chronogramme et le graphe des états du compteur asynchrone suivant: preset preset clear ClrB clear C CL ClrB