Transcription

1 CODE DETECTEUR D'ERREUR (voir Schaum) Un des avantages des systèmes numériques (l'ordinateur, par exemple) réside dans leur grande précision. Cependant, bien que ces systèmes soient précis, des erreurs peuvent s'introduire. Ces erreurs doivent être détectées quand elles apparaissent au moment de la transmission des données. Une méthode simple de détection d'erreur s'appuie sur l'introduction d'un bit de parité. Le bit de parité est un bit supplémentaire qui est transmis avec un mot numérique (groupe de bits) et aide la détection d'erreurs possibles au cours de la transmission. La Fig. 2&endash;11 représente un schéma fonctionnel d'un système de transmission numérique L'émetteur représenté à gauche de la figure transmet des bits de données A, B. C, et D (un mot de 4 bits). A titre de précaution relativement à des erreurs éventuelles, ce mot de 4 bits est injecté dans un générateur de bit de parité qui crée le bit de parité (P). Le mot de 4 bits est alors, transmis au récepteur. Le mot de 4 bits, ainsi que le bit de parité, sont transmis au circuit de détection d'erreur et, si une erreur se glisse au moment de la transmission, ce circuit déclenchera l'alarme. fig 2-11 La table représentée en Fig. 2&endash;12 va nous aider à comprendre le mécanisme de la détection d'erreur à l'aide du bit de parité. Cette table est, en fait, une table de vérité relative au générateur de bit de parité (cf. Fig. 2&endash;11). Le mot de 4 bits à transmettre est représenté dans les colonnes (D, C, B. A) en Fig. 2&endash;12, le bit de parité supplémentaire, dans la colonne (P). La Fig. 2&endash;12 est une table de vérité pour un générateur de bit de parité paire. Elle donne toutes les combinaisons possibles de D, C, B. et A et la sortie correspondante à chacune d'entre elles. Le circuit de génération de bit de parité examine les entrées pour voir si le nombre de 1 présents est pair. Si le nombre de 1 est pair, la sortie du circuit (le bit de parité) est un O; si le nombre de 1 est impair, le circuit générera un 1 (bit de parité). Considérons la première ligne du tableau de la Fig. 2&endash;12: il y a zéro 1 (n'oublions pas que zéro est un nombre pair), aussi le bit de parité est&endash;il 0. En ligne 2, l'entrée est 0001, soit un nombre impair de 1 (1, en fait), d'où génération d'un 1 par le circuit (bit de parité). Les entrées en ligne 4 comportent deux 1(0011), ce nombre pair se traduit par l'émission d'un bit de parité O en sortie (P). Les entrées en ligne 8 comportent trois 1 (0111), ce nombre impair génère un bit de parité 1 en colonne de sortie (P). En d'autres termes, le générateur de bit de parité s'assure de ce qu'il y a un nombre pair de I sur la liane de transmission. Le circuit de détection d'erreur déclenche alors simplement une alarme dans le cas où un nombre impair de 1 se présente à son entrée. Un nombre impair de 1 signifie qu'il y a une erreur et l'alarme sera activée. Notons que ce système simple ne peut que détecter les erreurs, pas les corriger.

2 Parfois, la méthode du bit de parité impaire est utilisée où le nombre de 1 transmis est impair. Le système serait très semblable à celui représenté en Fig. 2&endash;11, cependant la circuiterie du générateur de bit de parité et du détecteur d'erreur serait légèrement différente. Il existe des systèmes plus complexes qui corrigent les erreurs de transmission. Le code Hamming (que nous étudierons dans le paragraphe suivant) en est un exemple.

3 CODE HAMMING Dans le paragraphe précédent, nous avons étudié comment un bit unique de parité était utilisé à la détection d'erreurs de transmission de données numériques. Ce bit unique de parité indiquait

4 seulement l'existence d'une erreur, sans préciser le bit incorrect. Le code Hamming, que nous allons examiner maintenant, permet, à la fois, de détecter une erreur et sa position. Il est alors possible de faire la correction nécessaire. Ce code est, donc, un code auto&endash;correcteur. La Fig. 2&endash;15 représente la transmission d'un mot (D7,D6,Ds,D3) de 4 bits. Trois bits de parité (P4, P2, P.) sont générés (sur la figure, à gauche) et transmis avec lui. Les erreurs sont détectées (sur la figure, à droite) par trois détecteurs d'erreur. S'il n'existe pas d'erreurs dans les données (D7,D6,Ds,D3) telles qu'elles sont transmises, les indicateurs d'erreur affichent 000. Sur une telle indication, le circuit de correction d'erreur n'agit pas sur les données (D7,D6, Ds, D3) et les transmet au système numérique récepteur. Supposons que le mot transmis soit 1010 (cf. Fig. 2&endash;16a). Quelle sera la sortie P4 du générateur de bit de parité paire? Les entrées sont D7, D6, et Ds, soit 101; la sortie P4 sera donc un 0, afin que le nombre de bits 1 soit pair (cf. Fig. 2&endash;16 b). Ensuite, quelle sera la sortie en P2, du second générateur de bit de parité paire? Les entrées sont D7,D6, et D3, soit 100; la sortie en P2 sera un 1, de manière à rendre pair le nombre de bits 1 transmis (cf. Fig. 2&endash;16c). Enfin, quelle sera la sortie en P. du générateur de bit de parité paire situé sur la partie inférieure de la Fig. 2&endash;15? Les entrées sont D7' Ds, et D3, soit 110; la sortie en PI sera, par conséquent, O afin que le nombre de 1 transmis soit pair (cf. Fig. 2&endash;16d). L'information binaire émise sur la ligne de transmission sera donc , (cf. Fig. 2&endash;16d). En supposant qu'il n'apparaisse aucune erreur au cours de la transmission schématisée sur la Fig. 2&endash;15, la sortie de ligne sera , (cf. Fig. 2&endash;17a). Le circuit de détection d'erreur représenté sur la partie supérieure de la Fig. 2&endash;15 reçoit la donnée indiquée sur la Fig. 2&endash;17b, soit 1010, qui génère un 0 en sortie E4, ce qui indique qu'il n'y a pas d'erreur enregistrée par l'indicateur relatif à la colonne des 4. Voyons, ensuite, les informations transmises au circuit de détection d'erreur suivant (cf. Fig. 2&endash;17c). Les deux 1 génèrent un 0 en sortie E2, ce qui signifie qu'il n'y a pas d'erreurs enregistrées par le détecteur relatif à la colonne des 2. Enfin, les entrées au circuit détecteur d'erreur restant (celui de la partie inférieure de la figure) sont 1100 (cf. Fig. 2&endash;17d). Ce circuit génère un O en sortie Et, ce qui signifie qu'il n'y a pas d'erreur sur l'indicateur relatif à la colonne des 1. Les trois indicateurs affichent donc 000, ce qui signifie que la transmission est correcte. Dans ces conditions, le circuit de correction n'agit pas sur les données D7,D6,Ds, et D3 et les laisse transiter sous leur forme originale (1010) vers le circuit récepteur.

5 Supposons, maintenant, qu'une erreur soit apparue au cours de la transmission du mot Le bit 5 (D5) a été modifié, passant de 1 à O (cf. Fig. 2&endash;18a). Considérons le détecter supérieur de la Fig. 2&endash;15: il reçoit les données 1000 et génère donc un 1 en sortie E4, ce qui signifie qu'une erreur a été détectée. Les données entrantes pour le circuit détecteur intermédiaire (cf. Fig. 2&endash;18c) sont 1001; ce détecteur ne détecte aucune erreur et génère un O en sorti E2, Enfin, (cf. Fig. 2&endash;18d) reçoit les données 1000 et émet un 1 en sortie E1 car il détecte un erreur. Finalement, l'indicateur d'erreur de la Fig. 2&endash;15 affiche le binaire 101 (décimal 5), ci qui signifie que le bit 5 est incorrect. Dans ces conditions, le circuit correcteur d'erreur modifié le bit 5 (D5) de données, le faisant passer de O à 1, et le mot corrigé est transmis au circuit récepteur. Le code Hamming est l'un des codes parmi plusieurs du type correcteur d'erreur sur la bas de bits de parité. Il permet seulement la détection et la correction d'une erreur unique, tout et utilisant plusieurs circuits de génération de bits de parité et de détection d'erreur. Son inconvénient é vident réside dans la nécessité de lignes et de circuiterie numérique supplémentaires. Le code Hamming peut être mis en oeuvre avec des mots de plus de 4 bits, moyennant l'addition de bits de parité supplémentaires.