Les circuits logiques combinatoires

Transcription

1 Chapitre V: Les circuits logiques combinatoires I- Introduction : Les composants utilisés jusqu à maintenant (ET, OU, NON-ET, or, ) faisant partie de la catégorie SSI (Small Scale Integration). Le progrès technique réalisé en conception de circuits intégrés ont permis de concevoir des circuits un peut plus complexes permettant de réaliser des fonctions plus générales. Ces circuits représentent les circuits d intégration moyenne (MSI Medium Scale Integration). II- Les circuits intégrés décodeurs: / Définition: Un décodeur «parmi 2 n» (une sortie parmi n entrées), est un circuit logique à n entrées et 2 n sorties, qui fournissent tous les produits Pi qui identifient toutes les combinaisons de n variables d entrée. Les sorties sont actives à l état (vraies au niveau bas). On a donc une seule sortie à l état, celle qui décode la combinaison présente sur les entrées; toutes les autres sont à l état. Décodeur Y Y Y2 Y2 n - n- 2 Décodeur parmis 4 Les circuits intégrés décodeurs (ainsi que d autres circuits intégrés) possèdent généralement une ou plusieurs entrées de validation: - Entrées de validation actives => fonctionnement normal du circuit. M.TYRI Lassaad Page /5 Chapitre 5

2 - Entrées de validation inactives => les sorties sont au niveau haut le code d entrée. 2/ Les décodeurs intég rés TTL: a- Le décodeur /8 «74LS38»: * Table de vérité: Entrées Validation Données Sorties E E2 E3 2 S S S2 S3 S4 S5 S6 S7 Remarque: On peut réaliser des décodeurs de taille quelconque par combinaisons des précédents en utilisant les entrées de validation. Exemple: un circuit de décodage des combinaisons de 5 variables: parmi 32, en utilisant 4 décodeurs parmi 8 ou bien 2 décodeurs parmi 6. b- Les décodeurs DCB-décimal: «exemple: 74-42» Chaque sortie passe au niveau BS quand son entrée DCB correspondante e st appliquée. Dans le cas des codes qui ne sont pas des représentations DCB, aucune des sorties n est mise à son niveau VRI. c- Les décodeurs DCB-7segments: «exemple: 74-47» Un décodeur DCB-7segments accepte en entrée les 4 bits DCB et rend actives les sorties qui permettent d allumer les segments représentant le chiffre correspondant. M.TYRI Lassaad Page 2/5 Chapitre 5

3 => Les anodes des diodes sont toutes réunies à Vcc (+5V). Leurs cathodes sont connectées au travers de résistances limitatrices de courant aux sorties. 3/ pplication des décodeu rs: La réalisation d une fonction écrite sous forme «somme de produit» est évidente avec un décodeur (pas de simplification). a- Réalisation d une fonction avec un décodeur /8 et un opérateur NND à 4 entrées: Sortie C B Y S C B 7 4 LS 3 8 S S2 S3 S4 S5 B C E E2 E3 S S 2 S 3 S 5 Y(,B,C) S6 S7 Y CB.. C. C. C. b- Exercice: i)réaliser un décodeur parmi 32 en utilisant 4 décodeurs 74LS38 et un inverseur. Un code d entrée de 5 bits ne valide qu une seule sortie parmi les 32 pour chacune des 32 représentations d entrées possibles. ii) Qu elle est la sortie active si =? III- Les circuits intégrés Multiplexeurs ou sélecteurs de (MU): / Définition: Entrées de E E. E N- MU de N S : Sortie C est un circuit logique qui permet de sélectionner une information logique parmi N informations:.. p : Entrées de sélection - Les informations sont connectées à N entrées appelées entrées de». - Le choix de l entrée se fait à partir d un nombre P de variables appelées «variables de sélection». M.TYRI Lassaad Page 3/5 Chapitre 5

4 - Chaque combinaison des variables de sélection adresse l une des entrées d où: N=2 P. 2/ Multiplexeur à 2 entrées: «N=2 et P=» Il permet d aiguiller vers la sortie Y, une voie d information parmi 2 (E,E ) suivant l état d une variable de sélection notée. * Table de fonctionnement: *Symbole logique: *Table de vérité: Sortie Y Sélecteur de E Sélecteur de E E E MU de 2 Y E E Y Y(,E,E ) =.Y(,E,E )+.Y(,E,E ) =.E +.E 3/ Multiplexeur à 4 entrées: «N=4 et P=2» Il permet d aiguiller vers la sortie Y, une voie d information parmi 4 (E,E,E 2,E 3 ) suivant l état de 2 variables de sélection. * Table de fonctionnement: *Symbole logique: *Table de vérité: Y E E E 2 E 3 E E E 2 E 3 MU de 4 Y E 3 E 2 E E Y Y =.-.E +..E +..E 2 +..E 3 4/ Multiplexeurs à 8 et 6 voies d entrées: (P=3 et P=4) * Exemple: «le circuit 74LS5 à 8 entrées» - Table de fonctionnement / Schéma logique / Table de vérité: voir annexe. M.TYRI Lassaad Page 4/5 Chapitre 5

5 - Equation: Y= 2...E E E E E E E E 7 * Exemple de multiplexeur à 6 entrées:74ls5 5/ Exercices: a- Réaliser les schémas logiques des multiplexeurs à 2 entrées et à 4 entrées. b- Réaliser de 2 manières différentes un multiplexeur à 6 entrées en utilisant des multiplexeurs à 8 entrées. IV- Les circuits démultiplexeurs: / Définition: Un circuit démultiplexeur permet d aiguiller la donnée présentée sur son entrée vers une seule destination parmi N connectées sur les N sorties du circuit. Le choix se fait à partir de P variables de sélection d où: N=2 P. ==> C est l opération inverse du multiplexage. 2/ Réalisation: Le démultiplexage d informations de «bit» est réalisé pratiquement par les circuits décodeurs => appellation «décodeur/démultiplexeur»: - L entrée du donnée du démultiplexeur est l entrée de validation du circuit. - Les entrées de sélection du démultiplexeur sont les entrées de du circuit. V- utres types de circuits combinatoires: Les circuits dditionneur, Multiplicateur et Comparateur ==> Voir TPs. M.TYRI Lassaad Page 5/5 Chapitre 5