c d e f g p IUT de TROYES TP M4209C G. MILLON & S. MOUTOU Département GEII Compteur de passage S

Dimension: px

Commencer à balayer dès la page:

Download "c d e f g p IUT de TROYES TP M4209C G. MILLON & S. MOUTOU Département GEII Compteur de passage S3-2014 2015"

Jean-Sébastien Bourgeois
il y a 8 ans
Total affichages :

1 IUT TROYES TP M209C G. MILLON & S. MOUTOU Déprtnt GEII Cptr p S Prénttin TP : L'bjtif TP t ttr n vr l liq prrbl t pl préiént l FPGA. Cl fit l nté l M1102 tr 1. Cpnt, n érir éri l fntin liq à ipltr pr l l VHDL pltôt q pr hé liq. L TP rnt bé r n pplitin pt p pr nir à l riptin fntin bintir, éqntill ynhrn pi hin 'étt. Enit, il 'ir 'ipltr n ft prr à prrr n l C. Pr l TP, n tilir l rt by2 Diilnt té 'n FPGA Xilinx XC3S250E-CP1 (Sprt3 trtr kit br). On érir bin tt référn irit pr rélr l prètr liil ISE lr l rétin prjt if. On prnr in è prir xri à érir l fntin liq fr pt (pnnt) intrnnté ntr x. D l hé, l nvx pt à prrr l'xri n r nt iné n r. L pt éjà prré l xri préént frni pr l'nint nt iné n bl. L r r rprént l irit liq prrbl. L inx ntrt rtt r nt n l ntré/rti FPGA. En énérl, l n inx nt ipé pr filitr l rrtin rrr pr l'nint. L ntré nt rç, t l rti nvyé, r l brh/brn/ptt irit qi prttrnt l tt. Là nr, ll nt ipé pr l téril tilié ( rt By 2) pr l'nint pr l ê rin filité rrtin. Exri 1 : trr BCD / 7 nt L ptr p vr hr vlr. N lln n piltr l hr 7 nt t, pr là, rvir n ièr in r n fntin liq bintir n VHDL. Préprtin : rplir n tbl rrpn nnt, pr hq vlr 'n nbr éil 0 à 9, l binir int l hir r n hr 7 nt ln l èl i-. f b p n b f p TP : Dérir l tr n 2 prti. Rélir 'br l n llt l nt v '1' liq. On énèrr n n inl intréiir né l hé, pr xpl v n tyl prrtin VHDL with lt whn. Enit, n érir n fntin invr inl é pr l inl. C inl hih/lw pr rôl 'nvyr x hr it '0' it '1' pr l llr, ln l ièr nt nt nnté l nt ( th n). Un pr bintir prttr érir tt fntin. 1

Pr l TP, n tilir l rt by2 Diilnt té 'n FPGA Xilinx XC3S250E-CP1 (Sprt3 trtr kit br). On érir bin tt référn irit pr rélr l prètr liil ISE lr l rétin prjt if.

2 HL with w(0) : P11 w(1) : L3 w w(2) : K3 w(3) : B x1 trr A : L1 C : N1 E : P12 (0) : F12 (1) : J12 (2) : M13 (3) : K1 Exri 2 : iviin fréqn L rt By 2 t té 'n qrtz élivrt n inl 'hrl à 50MHz ipnibl r l ptt B FPGA. On hit ipr inx 'hrl fréqn pl réit (1Hz t 1Khz) pr l ivr xri à vnir. Or, n ptr binir l prpriété ivir l fréqn 'hrl pr pi 2 i l'n brv l hrnr iérnt bit prit pr rpprt à l'hrl. Aini, n r n iviin pr = 2 pr l bit r 0, = pr l bit r 1,... 2 n+1 pr l bit r n. Préprtin : Détrinr pr ptr binir, l r bit qi prttrnt 'pprhr l x fréqn hité ( 1Hz t 1KHz ). TP : Dérir n VHDL n ipl ptr binir t nvyr r brn FPGA l inx 'hrl ini énéré. On hiir x brn r l'n nntr PMOD ( pr xpl JC v l brn A9 t B9 ) pr pvir rr l fréqn t x l pr n vilitin ( pr xpl l l 0 t 1 v l brn M5 t M11 ). Ii n né _iv l pnnt qi ivi l fréqn ê i l fntin liq iplté t n ptr. x2 PMOD JC _iv (...) (...) 1khz 1hz A9 B9 B Clk50 (...) (...) l1hz l1khz l 0 : M5 1 : M11 2 : P7 3 : P6 : N5 5 : N 6 : P 7 : G1 Exri 3 : h iit On hit intnt étnr l'h r l iit l rt By 2. L hr 7 nt rvt t iltént l ê inx pr l nt, lr fntinnnt rp n r l ltiplx nné, ié à n éltin l'hr vt l xplitr. Un bit éltin pr hq hr prt iriinr lql 'ntr x r tivnt pilté. Gérr n h r plir iit nit n à ttr n pl n hin 'étt piltt tr à tr hn bit t, 2

Aini, n r n iviin pr 2 0+1 = 2 pr l bit r 0, 2 1+1 = pr l bit r 1,... 2 n+1 pr l bit r n. Préprtin : Détrinr pr ptr binir, l r bit qi prttrnt 'pprhr l x fréqn hité ( 1Hz t 1KHz ).

3 iltént, ttr n vr n ltiplxr nvyt ièr ynhrnié l bnn nné vr l'hr éltinné. TP : ipltr l hé i- n xplitt l pnnt xri préént t n érivt l pnnt t_ v l hin 'étt, l'nvi f r t l ltiplxr rprénté i-. f (tin nit tt hin) rrpn x tin né pr l hin 'étt. HL P11 x3 _iv x"2" x"3" (2:21) (15) t_ff trr A : L1 C : N1 E : P12 50 B 1khz 0 f110 1 f (0) : F12 (1) : J12 (2) : M13 (3) : K1 2 f011 f 3 f= f Exri : ptr/éptr BCD bl L ptr p néit pvir ptr éptr p. Pr illr, n hit hr l nbr p n éil r 2 hr. On it n érir n ptr/éptr BCD bl. Cli-i prr tr ri à zér ièr ynhrn v l inl lr. Il r vlié (n ) blqé (n=0 )pr n inl n. L inl prttr hiir 'il it ptr ( ) éptr (=0 ). Il élivrr n nbr BCD r bit (inl ) t n inl nt trit, nn, l ptr r périr à évlr. Préprtin : Rééhir fntinnnt ptr/éptr BCD bl t prpr n lrith l fr i lr pr hn inx rti n fntin ntré. TP : Dérir n VHDL l ptr/éptr. Ipltr nit 2 ptr é t l nntr x tr pnnt préént ln l hé ynptiq i-. 3

HL P11 x3 _iv x"2" x"3" (2:21) (15) t_ff trr A : L1 C : N1 E : P12 50 B 1khz 0 f110 1 f101 1110 1101 1011 (0) : F12 (1) : J12 (2) : M13 (3) : K1 2 f011 f 3 f= f Exri : ptr/éptr BCD bl L ptr p néit

4 x L3 n K3 B lr b n lr nt niz b n lr nt b 50 B (21) _iv b 1khz (15) t_ff b trr A : L1 C : N1 E : P12 (0) : F12 (1) : J12 (2) : M13 (3) : K1 Exri 5 : ptr p (hin 'étt) N pvn éri ttr n pl l ptr p plt. Il t ntité 'n prti pértiv. C't tt l ipitif pt t 'h prépré l xri préént. L'tr prti à évlppr t l prti. Un hin 'étt v brvr l inx xtérir i ptr h t rit t v énérr l inx ptr ( n,, lr ). TP : ipltr l hin 'étt l pnnt f ln l rprénttin i-. Intérr nit tt hin 'étt l'pplitin plèt pt p ln l hé ivt i-. 0 trt lr =0 n= n= n n=0 =0 n=0 =0 n trt f n lr n=0 7 =0 n=0

L'tr prti à évlppr t l prti. Un hin 'étt v brvr l inx xtérir i ptr h t rit t v énérr l inx ptr ( n,, lr ).

5 G3 L3 K3 B B trt 50 x5 trt (21) f n lr n lr b n lr nt (21) _iv niz b b n lr nt (15) 1khz b t_ff b trr A : L1 C : N1 E : P12 (0) : F12 (1) : J12 (2) : M13 (3) : K1 Exri 6 : Prr AVR ATMEGA : n prièr iplttin Exri 7 : Prr AVR ATMEGA : hnillr, ptr Exri : Prr AVR ATMEGA : ptr p 5

Documents pareils

Le présentoir virtuel. Paul FABING

Le présentoir virtuel. Paul FABING L préir virl Pl FABING L x L'ffi ri ' viié q pr fibl prpri ri éjr A i 80% r ifri ppr xi à l'ffi ri C ppr v b hz l prir ri 50% Frçi éqipé rph L û xi à ir vi l 3G pr l érgr prhibiif rriir è r ri i ff L'