Plan de la présentation

Dimension: px
Commencer à balayer dès la page:

Download "Plan de la présentation"

Transcription

1 Thomas Quang Khoi TA Équipe ETSN, Supélec, campus de Rennes Mitsubishi -TCL, Rennes 08 décembre Plan de la présentation 1- Codes produits, 2- Décodage itératif des codes produits : turbo codes en blocs Décodage à entrée pondérée : décodage de Chase, Décodage à sortie pondérée : calcul de l information extrinsèque. 3- Implémentation du turbo décodeur des codes produits : Étude et optimisation de divers paramètres, Architectures du décodeur, Architecture des mémoires. 4- Optimisation du turbo décodeur, 5- Conclusions et perspectives. 08 décembre

2 Codes produits Introduits en 1954 par P. Elias, Puissants codes correcteurs d erreurs construits à partir de plusieurs codes en blocs linéaires de faibles pouvoirs de correction, -Deux codes en bloc linéaires : C 1 (n 1, k 1, d 1 ) et C 2 (n 2, k 2, d 2 ), -Code produit C (n, k, d) = C 1 C 2, n = n 1 n 2, k = k 1 k 2, d = d 1 d 2, Construction relativement simple. 08 décembre Construction des codes produits n 1 redondance sur les lignes k 1 k 2 matrice [I] des C [I] 1 [M]: k 2 n 1 éléments binaires C n [M] 2 [C]: n 2 n 1 2 d information redondance sur les colonnes redondance sur la redondance 08 décembre

3 Plan de la présentation 1- Codes produits, 2- Décodage itératif des codes produits : turbo codes en blocs, Décodage à entrée pondérée : décodage de Chase, Décodage à sortie pondérée : calcul de l information extrinsèque. 3- Implémentation du turbo décodeur des codes produits : Étude et optimisation de divers paramètres, Architectures du décodeur, Architecture des mémoires. 4- Optimisation du turbo décodeur, 5- Conclusions et perspectives. 08 décembre Décodage itératif des codes produits Décodage des lignes [R] [R (1)] 1 ère demi-itération Décodage des colonnes [R (2)] 2 ème demi-itération 1 ère itération Décodage des lignes [R(p 1)] Décodage des colonnes [R(p)] Mémorisation des données Traitement de données p ème demi-itération 08 décembre

4 Décodage itératif des codes produits Décodage à entrée pondérée exploite mieux les informations reçues (par rapport au décodage binaire), bonnes performances. Décodage à entrée pondérée Décodage à entrée pondérée Décodage des lignes [R(p 1)] Décodage des colonnes [R(p)] Décodage à sortie pondérée (calcul de l information extrinsèque) Décodage à sortie pondérée (calcul de l information extrinsèque) Le décodage itératif à entrée et à sortie pondérées permet d avoir de meilleures performances grâce l information extrinsèque calculée à chaque demi-itération. 08 décembre Décodage itératif des codes produits Algorithme Chase-Pyndiah ou turbo code en blocs : Inventé en 1994 par R. Pyndiah à l ENST Bretagne, Performances proches de la limite théorique de Shannon, Décodage à entrée pondérée : décodage de Chase, Décodage à sortie pondérée : algorithme de Pyndiah Calculer l information extrinsèque. 08 décembre

5 Plan de la présentation 1- Codes produits, 2- Décodage itératif des codes produits : turbo codes en blocs, Décodage à entrée pondérée : décodage de Chase, Décodage à sortie pondérée : calcul de l information extrinsèque. 3- Implémentation du turbo décodeur des codes produits : Étude et optimisation de divers paramètres, Architectures du décodeur, Architecture des mémoires. 4- Optimisation du turbo décodeur, 5- Conclusions et perspectives. 08 décembre Décodage à entrée pondérée Décodage est optimal s il cherche le mot de code selon le critère du maximum de vraisemblance a posteriori : le mot de code à distance euclidienne minimale, 2 k comparaisons de distances euclidiennes, Décodage de Chase : Complexité élevée pour k > 10. k : dimension du code. le mot de code à distance euclidienne minimale, 2 C d séquences de test maximum. n Complexité raisonnable pour d < 10. d : distance minimale du code. 08 décembre

6 Décodage de Chase Algorithme de Chase se limite à une boule B(Y 0, d 1) : d 1 P Pr [X B(Y 0, d 1)] = C i= 0 i n i p (1 p) n 1 X : mot de code émis, Y 0 : vecteur binaire obtenu par seuillage du mot reçu, p : probabilité d erreur binaire sur le canal de transmission. Lorsque p < 10 2 P est assez grande. 08 décembre Décodage de Chase Y 1 C 0 t C 1 c t Y 0 R Y 2 d 1 CD 2 t - À partir de R, on génère le mot binaire Y 0, - Les séquences de test Y i sont obtenues par inversion d un ou plusieurs bits de Y 0 dont les positions correspondent aux symboles les moins fiables de R - Décodage algébrique de Y 0 et des séquences de test Y i donne les mots de code C i. B -Parmi C 0 et les C i, on sélectionne deux mots de code à distance euclidienne minimale de R : le mot décidé D et le concurrent C c. 08 décembre

7 Plan de la présentation 1- Codes produits, 2- Décodage itératif des codes produits : turbo codes en blocs, Décodage à entrée pondérée : décodage de Chase, Décodage à sortie pondérée : calcul de l information extrinsèque. 3- Implémentation du turbo décodeur des codes produits : Étude et optimisation de divers paramètres, Architectures du décodeur, Architecture des mémoires. 4- Optimisation du turbo décodeur, 5- Conclusions et perspectives. 08 décembre Décodage à sortie pondérée Calcul de l information extrinsèque w j : - Si le concurrent est trouvé : -Sinon : w M d : métrique du mot D, M c : métrique du concurrent, d j : j ème élément binaire de décision β : constante positive, j c 08 décembre d = (M M ) d w j = β d Calcul de fiabilité r j de d j : j r r ' = w + r j j j j j r j

8 Décodage itératif Àla p ème demi-itération α(p 1) β(p) [D(p)] [W(p 1)] [R (p)] Décodage à entrée et sortie pondérées [W(p)] [R] Ligne de retard [R] [R ] : matrice des données pondérées β : constante positive [D] : matrice des mots décidés α : cœfficient de confiance [W] : matrice des informations extrinsèques 08 décembre Plan de la présentation 1- Codes produits, 2- Décodage itératif des codes produits : turbo codes en blocs, Décodage à entrée pondérée : décodage de Chase, Décodage à sortie pondérée : calcul de l information extrinsèque. 3- Implémentation du turbo décodeur des codes produits : Étude et optimisation de divers paramètres, Architectures du décodeur, Architecture des mémoires. 4- Optimisation du turbo décodeur, 5- Conclusions et perspectives. 08 décembre

9 L implémentation du turbo décodeur des codes produits Objectif : atteindre le haut débit (> 25 Mbit/s) tout en ayant : bonnes performances en terme de TEB, faible complexité. 08 décembre Plan de la présentation 1- Codes produits, 2- Décodage itératif des codes produits : turbo codes en blocs, Décodage à entrée pondérée : décodage de Chase, Décodage à sortie pondérée : calcul de l information extrinsèque. 3- Implémentation du turbo décodeur des codes produits : Étude et optimisation de divers paramètres, Architectures du décodeur, Architecture des mémoires. 4- Optimisation du turbo décodeur, 5- Conclusions et perspectives. 08 décembre

10 Nombre d itérations de décodage Plus le nombre d itérations est élevé : - meilleures sont les performances, - plus la complexité est grande. Lorsque NbI 5, gain de codage est peu important. 4 itérations de décodage est donc un bon compromis performances/complexité. 08 décembre Optimisation de divers paramètres Bon compromis entre les performances (en terme TEB) et la complexité du turbo décodeur est obtenu pour : 4 itérations de décodage, 4 bits de quantification, 3 composantes les moins fiables, 8 séquences de test, 1 seul concurrent. 08 décembre

11 Architecture du décodeur élémentaire α(p 1) [W(p 1)] 5 5 écrêtage [R (p)] Mémoire [R (p)] 4 β(p) Décodage à entrée et à sortie pondérées [D(p)] 5 Mémoire [W(p)] [W(p)] 5 [R] Ligne de retard [R] Décodage itératif nécessite de sauvegarder [W(p)] : Taille de mémoire de sauvegarde (n n 5) bits 08 décembre Architecture du décodeur élémentaire [R (p 1)] [R] 4 β(p) Décodage à entrée et à sortie pondérées Ligne de retard [D(p)] [W(p)] α(p) écrêtage 4 Mémoire [R (p)] 4 [R] Principe de décodage reste le même, Taille de mémoire est moins importante : (n n 4) bits, L écrêtage est retardé. 08 décembre

12 Plan de la présentation 1- Codes produits, 2- Décodage itératif des codes produits : turbo codes en blocs, Décodage à entrée pondérée : décodage de Chase, Décodage à sortie pondérée : calcul de l information extrinsèque. 3- Implémentation du turbo décodeur des codes produits : Étude et optimisation de divers paramètres, Architectures du décodeur, Architecture des mémoires. 4- Optimisation du turbo décodeur, 5- Conclusions et perspectives. 08 décembre Architecture générale du turbo décodeur Plusieurs structures peuvent être utilisées pour implémenter le turbo décodeur : - Structure pipeline, - Structure itérative : Structure itérative à traitement par symbole, Structure itérative à traitement par bloc. 08 décembre

13 Structure de pipeline à traitement par symboles R Décodeur élémentaire [D] [R ] [D] [R ] Décodeur élémentaire [D] [R ] Retard Retard - Adaptée au traitement à haut débit et souple à implémenter, - Encombrement dépendant du nombre d itérations, - Latence dépendante du nombre d itérations : 2 NbI (n² + 2n) symboles* Latence : la durée entre la réception et l émission d un symbole, NbI : nombre d itérations de décodage utilisé, * On suppose qu un symbole est traité pendant une période d horloge. 08 décembre Structure itérative RAM [R] Décodeur élémentaire RAM [R ] RAM [D] Un seul module de décodage pour plusieurs itérations L encombrement indépendant du nombre d itération, L encombrement réduit (d un facteur de 4 pour 4 itérations de décodage par rapport à la structure pipeline), La latence limitée à 2n² symboles quelque soit le nombre d itérations. 08 décembre

14 Structure itérative à traitement par symbole Faible encombrement et simple à implémenter, Temps de traitement d un symbole : t = 2 NbI s t rs débit des données divisé par un facteur égal au nombre de demi-itérations utilisé. t s = temps de calcul d un symbole, t rs : temps de remplissage d un symbole, NbI : nombre d itérations de décodage. 08 décembre Structure itérative à traitement par bloc Temps de traitement d un vecteur : n t v t rs NbI = n : longueur 2 du vecteur. Débit plus élevé car 2 NbI < n. Encombrement plus élevé, mais reste indépendant du nombre d itérations. Requiert une mémoire spécifique : capables d être lue et écrite par bloc aussi bien en ligne qu en colonne en une seule période d horloge. 08 décembre

15 Comparaison des trois structures Structure pipeline Structure itérative par symbole Structure itérative par bloc Complexité Débit d = d t rs 2 NbI n d 2 NbI 2 Latence 2NbI ( n + 2n) 2 2n 2 2n Mémoire Simple Simple Complexe Latence : la durée entre la réception et l émission d un symbole. Structure itérative à traitement par bloc offre un bon compromis performances/complexité. 08 décembre Comparaison des trois structures - Codes produits BCH(32,26,4)² n = 32, - 4 itérations de décodage (8 demi-itérations). Structure pipeline Structure itérative par symbole Structure itérative par bloc Débit d = 8 Mbit/s 1 Mbit/s 32 Mbit/s Complexité EL ( portes) EL (18000 portes) >? > Latence 1 ms 0,25 ms 0,25 ms EL : éléments logiques (unité d encombrement d ALTERA), Latence : la durée entre la réception et l émission d un symbole. 08 décembre

16 Plan de la présentation 1- Codes produits, 2- Décodage itératif des codes produits : turbo codes en blocs, Décodage à entrée pondérée : décodage de Chase, Décodage à sortie pondérée : calcul de l information extrinsèque. 3- Implémentation du turbo décodeur des codes produits : Étude et optimisation de divers paramètres, Architectures du décodeur, Architecture des mémoires. 4- Optimisation du turbo décodeur, 5- Conclusions et perspectives. 08 décembre Architecture des mémoires Créer des mémoires à l aide des RAM : Mise en œuvre simplifiée, Économique en consommation électrique, Possibilité de lire et d écrire les données symbole par symbole ou vecteur par vecteur (en ligne ou en colonne), Possibilité de lire et d écrire des données de différentes adresses en même temps (RAM double port), Possibilité de configuration en bits ou bits ou bits (ALTERA APEX 20K). 08 décembre

17 Architecture des mémoires Exemple de mémoire de capacité 4 4 bits Conception classique à partir d une RAM double port configurée en 4 mots de 4 bits. Entrée A1 A2 A3 A4 B1 B2 B3 B4 2 C1 C2 C3 C4 D1 D2 D3 D4 Adresse d écriture Autorisation d écriture Sortie Adresse de lecture Autorisation de lecture Écriture et lecture d un vecteur en ligne en une période d horloge, Écriture et lecture d un vecteur en colonne en 4 périodes d horloge. 08 décembre Architecture des mémoires Conception à partir de 4 RAM double port configurée en 4 mots de 1 bit. RAM 1 RAM 2 RAM 3 RAM 4 Entrée Adresse d écriture Autorisation d écriture A1 A2 A3 A4 B1 B2 B3 B C1 C2 C3 C4 D1 D2 D3 D4 2 4 Sortie Adresse de lecture Autorisation de lecture Écriture et lecture d un vecteur en ligne en une période d horloge, Écriture et lecture d un vecteur en colonne en 1 période d horloge est impossible car les données en colonne se trouvent dans les mêmes plans mémoire. 08 décembre

18 Architecture des mémoires Conception à partir de 4 RAM double port configurée en 4 mots de 1 bit. Lecture/écriture de la 1 ère colonne Entrée Décalage A1 A2 A3 A4 B4 B1 B2 B3 4 4 C3 C4 C1 C2 Décalage inverse Sortie 4 Lecture/écriture de la 2ème colonne D2 D3 D4 D1 Les symboles d un même vecteur (ligne ou colonne) doivent être mis sur des différents plans mémoire. 08 décembre Implémentation du turbo décodeur des codes produits BCH(32,26,4)² Décodage de Chase [R] Calcul des syndromes Calcul des métriques [R ] Sélection des composantes les moins fiables Sélection de D et de C c [D] Calcul de R Complexité Débit 9576 EL ( portes) 12 Mbit/s EL : éléments logiques. 08 décembre

19 Sélection d une composante la moins fiable 31 composantes d un vecteur de données C/S C/S C/S C/S C/S C/S Max min Max min Max min Max min Max min Max min C/S C/S C/S Max min Max min Max min C/S Couche 1 Couche 2 Couche 5 Max min Composante la moins fiable C/S : comparaison/sélection 08 décembre Sélection de 3 composantes les moins fiables ère CLMF 2 ème CLMF 3 ème CLMF L information doit traverser 3 5 = 15 couches de «comparaison/sélection», Temps de propagation est long ( 80 ns), Le débit est limité à 12 Mbit/s. CLMF : composante la moins fiable. 08 décembre

20 Plan de la présentation 1- Codes produits, 2- Décodage itératif des codes produits : turbo codes en blocs, Décodage à entrée pondérée : décodage de Chase, Décodage à sortie pondérée : calcul de l information extrinsèque. 3- Implémentation du turbo décodeur des codes produits : Étude et optimisation de divers paramètres, Architectures du décodeur, Architecture des mémoires. 4- Optimisation du turbo décodeur, 5- Conclusions et perspectives. 08 décembre Réduction du temps de propagation Solution : pipeliner la sélection des composantes les moins fiables, 31 Registres 30 Registres ère CLMF Horloge 2 ème CLMF Horloge 3 ème CLMF Augmentation de la cadence de traitement (période d horloge = 20 ns), Augmentation du débit (50 Mbit/s), Augmentation de complexité (ajout des registres). CLMF : composante la moins fiable. 08 décembre

21 Réduction de complexité Solution : utilisation de la structure itérative. A Registres Registres ère CLMF Horloge Horloge 2 ème CLMF 3 ème CLMF Réduction de la complexité sans augmenter le temps de propagation CLMF : composante la moins fiable. 08 décembre Implémentation du turbo décodeur des codes produits BCH(32,26,4)² Décodage de Chase [R] Calcul des syndromes Calcul des métriques [R ] Sélection des composantes les moins fiables Sélection de D et de C c [D] Calcul de R Augmentation du débit à 50 Mbit/s, Diminution de complexité plus de la moitié. 08 décembre

22 Encombrement et performances Débit maximal (Mbit/s) Complexité (éléments logiques) Nombre de bascules 140 Codeur 64 ( 1700 portes) 74 Décodeur ( portes) 539 Décodeur optimisé ( portes) 1980 Composant APEX 20K (Altera) 08 décembre Plan de la présentation 1- Codes produits, 2- Décodage itératif des codes produits : turbo codes en blocs, Décodage à entrée pondérée : décodage de Chase, Décodage à sortie pondérée : calcul de l information extrinsèque. 3- Implémentation du turbo décodeur des codes produits : Étude et optimisation de divers paramètres, Architectures du décodeur, Architecture des mémoires. 4- Optimisation du turbo décodeur, 5- Conclusions et perspectives. 08 décembre

23 Conclusions Structure itérative à traitement par bloc : - Débit : 50 Mbit/s, - Encombrement : 4500 EL, - Paramétrable : nombre d itérations. Mémoire à accès multiples : - lecture et écriture des vecteurs aussi bien en ligne qu en colonne en une seule période d horloge, 08 décembre Perspectives Mémoires à accès multiples : - Mise en parallèle de plusieurs module de turbo décodeur Augmentation de débit (de 100 Mbit/s à 1,6 Gbit/s). FPGA = reprogrammable, Reconfiguration dynamique, Adapter le même turbo codeur/décodeur aux différentes dimensions de codes. 08 décembre

Commentaires Examen TS219 Codage Canal 2011-2012

Commentaires Examen TS219 Codage Canal 2011-2012 Commentaires Examen TS219 Codage Canal ENSEIRB-MATMECA / T2 2011-2012 Évolution de la moyenne à l examen de TS219 16 14 12 10 8 6 4 2 0 MOYENNE : 5,5 Moyenne TS219 Questions de cours Codage Questions n

Plus en détail

Transmission d informations sur le réseau électrique

Transmission d informations sur le réseau électrique Transmission d informations sur le réseau électrique Introduction Remarques Toutes les questions en italique devront être préparées par écrit avant la séance du TP. Les préparations seront ramassées en

Plus en détail

ISO/CEI 11172-3 NORME INTERNATIONALE

ISO/CEI 11172-3 NORME INTERNATIONALE NORME INTERNATIONALE ISO/CEI 11172-3 Première édition 1993-08-01 Technologies de l information - Codage de l image animée et du son associé pour les supports de stockage numérique jusqu à environ Ii5 Mbit/s

Plus en détail

Théorie de l information

Théorie de l information Théorie de l information Exercices Dpt. Génie Electrique Théorie de l information T. Grenier Exercices A Exercice n A. Dans un processus d'automatisation, une source génère de façon indépendante quatre

Plus en détail

Capacité d un canal Second Théorème de Shannon. Théorie de l information 1/34

Capacité d un canal Second Théorème de Shannon. Théorie de l information 1/34 Capacité d un canal Second Théorème de Shannon Théorie de l information 1/34 Plan du cours 1. Canaux discrets sans mémoire, exemples ; 2. Capacité ; 3. Canaux symétriques ; 4. Codage de canal ; 5. Second

Plus en détail

UV Théorie de l Information. Codes à longueur variable

UV Théorie de l Information. Codes à longueur variable Cours n 5 : UV Théorie de l Information Compression de l information : Codage de source sans distorsion Ex 1 : Code de Shannon Fano Ex 2 : Code de Huffman Ex 3 : Codage par plage Ex 4 : Codage de Lempel

Plus en détail

Introduction générale au codage de canal

Introduction générale au codage de canal Codage de canal et turbo-codes 15/9/2 1/7 Introduction générale au codage de canal Table des matières Table des matières... 1 Table des figures... 1 1. Introduction... 2 2. Notion de message numérique...

Plus en détail

ENSIL Troisième Année ELT

ENSIL Troisième Année ELT IFORMATIQUE APPLIQUEE TD1 Dans le cadre de ces TD, nous procédons à la simulation d'un système de télécommunication numérique. Cette opération va nous permettre d'étudier la performance du système sous

Plus en détail

Introduction au codage de l information:

Introduction au codage de l information: Introduction au codage de l information: Quelques éléments d architecture de l ordinateur Comparaison de la carte perforée au DVD Pourquoi est-il nécessaire de coder l information? Numérisation Formats

Plus en détail

Codes correcteurs d erreurs

Codes correcteurs d erreurs Codes correcteurs d erreurs 1 Partie théorique 1.1 Définition Un code correcteur est une technique de codage de l information basée sur la redondance, qui vise à détecter et corriger des éventuelles erreurs

Plus en détail

Théorie et codage de l information

Théorie et codage de l information Théorie et codage de l information Les codes linéaires - Chapitre 6 - Principe Définition d un code linéaire Soient p un nombre premier et s est un entier positif. Il existe un unique corps de taille q

Plus en détail

codage correcteur d erreurs convolutionnel 1. Définition...2 2. représentation en treillis...3 3. Décodage : algorithme de Viterbi...3 4.

codage correcteur d erreurs convolutionnel 1. Définition...2 2. représentation en treillis...3 3. Décodage : algorithme de Viterbi...3 4. codage correcteur d erreurs convolutionnel. éfinition.... représentation en treillis...3 3. écodage : algorithme de Viterbi...3 4. istance libre...5 5. iagramme d état. Fonction de transfert...5 6. écodage

Plus en détail

Fabien DONIUS, Nicolas GRILL, Chérine KAMEL, Selim MILED - Ing1 Gr4 ANALYSE MATHEMATIQUE GOLAY (24,12,8) Les codes correcteurs d erreur

Fabien DONIUS, Nicolas GRILL, Chérine KAMEL, Selim MILED - Ing1 Gr4 ANALYSE MATHEMATIQUE GOLAY (24,12,8) Les codes correcteurs d erreur Fabien DONIUS, Nicolas GRILL, Chérine KAMEL, Selim MILED - Ing1 Gr4 ANALYSE MATHEMATIQUE GOLAY (24,12,8) Les codes correcteurs d erreur 2 I. Génération des matrices : Le code de Golay, comme le code de

Plus en détail

TD Réseau Les codes correcteurs et les codes détecteurs. Claude Duvallet

TD Réseau Les codes correcteurs et les codes détecteurs. Claude Duvallet TD Réseau Les codes correcteurs et les codes détecteurs Claude Duvallet Matrise Informatique Année 2003-2004 Année 2003-2004 p.1/22 Présentation (1) Pourquoi? Des canaux de transmission imparfait entraînant

Plus en détail

TD 2 - Les codes correcteurset les codes détecteurs d erreurs

TD 2 - Les codes correcteurset les codes détecteurs d erreurs TD 2 - Les codes correcteurs et les codes détecteurs d erreurs Claude Duvallet Université du Havre UFR Sciences et Techniques 25 rue Philippe Lebon - BP 540 76058 LE HAVRE CEDEX Claude.Duvallet@gmail.com

Plus en détail

Les évolutions en cours

Les évolutions en cours Les évolutions en cours version 1.0 Plan Back-end / Front-end ASIC / FPGA 2 Le problème des longs fils Relative delay Temps de propagation dans les longs fils Temps de propagation dans les portes (fanout

Plus en détail

Laboratoire Codage de Canal

Laboratoire Codage de Canal 1 BUT D U LAB OR ATO IRE Le but de ce laboratoire est d étudier la notion de codage de canal. Le codage de canal consiste en une signature que l on ajoute sur tout paquet d information à transmettre. Cela

Plus en détail

UE 503 L3 MIAGE. Initiation Réseau et Programmation Web La couche physique. A. Belaïd

UE 503 L3 MIAGE. Initiation Réseau et Programmation Web La couche physique. A. Belaïd UE 503 L3 MIAGE Initiation Réseau et Programmation Web La couche physique A. Belaïd abelaid@loria.fr http://www.loria.fr/~abelaid/ Année Universitaire 2011/2012 2 Le Modèle OSI La couche physique ou le

Plus en détail

Les Codes Correcteurs d Erreurs ( CCE )

Les Codes Correcteurs d Erreurs ( CCE ) Les Codes Correcteurs d Erreurs ( CCE ) Introduction aux CCE Application VHDL du code de Hamming IUT de Colmar Département Réseaux et Télécommunications 1 Déroulement de l exposé Introduction Les Codes

Plus en détail

Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86

Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86 Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86 Guillaume Duc Ronan Keryell Département Informatique École Nationale Supérieure des Télécommunications de Bretagne Symposium en

Plus en détail

Plan. Codes Correcteurs d Erreurs Les codes cycliques. Division Euclidienne. Définition. Exercice. Marc Chaumont. Exercice.

Plan. Codes Correcteurs d Erreurs Les codes cycliques. Division Euclidienne. Définition. Exercice. Marc Chaumont. Exercice. Plan Codes Correcteurs d Erreurs Les codes cycliques November 12, 2008 1 2 Définition Division Euclidienne Un polynôme à coefficients dans F 2 est une fonction de la forme P(X ) = a 0 + a 1 X + a 2 X 2

Plus en détail

Les mémoires. Eric Cariou. Département Informatique Université de Pau et des Pays de l'adour. Eric.Cariou@univ-pau.fr

Les mémoires. Eric Cariou. Département Informatique Université de Pau et des Pays de l'adour. Eric.Cariou@univ-pau.fr Les mémoires Eric Cariou Département Informatique Université de Pau et des Pays de l'adour Eric.Cariou@univ-pau.fr 1 Mémoire Mémoire Dispositif capable d'enregistrer, de conserver et de restituer des informations

Plus en détail

Détection et Correction d erreurs

Détection et Correction d erreurs Chapitre 4 Détection et Correction d erreurs 4.1 La couche liaison de données La couche 3 (couche réseau) a pour mission, entre autres, de trouver le meilleur chemin pour acheminer le message. Cette tâche

Plus en détail

GEL-7064 : Théorie et pratique des codes correcteurs Codes cycliques Notes de cours

GEL-7064 : Théorie et pratique des codes correcteurs Codes cycliques Notes de cours linéaires GEL-7064 : Théorie et pratique des codes correcteurs Notes de cours Département de génie électrique et de génie informatique Université Laval jean-yves.chouinard@gel.ulaval.ca 12 février 2013

Plus en détail

Chapitre 2 : communications numériques.

Chapitre 2 : communications numériques. Chapitre 2 : communications numériques. 1) généralités sur les communications numériques. A) production d'un signal numérique : transformation d'un signal analogique en une suite d'éléments binaires notés

Plus en détail

INF4420: Sécurité Informatique Cryptographie I

INF4420: Sécurité Informatique Cryptographie I INF4420: Cryptographie I José M. Fernandez M-3109 340-4711 poste 5433 Aperçu du module Cryptographie (3 sem.) Définitions et histoire Notions de base (théorie de l'information) Chiffrement Méthodes "classiques"

Plus en détail

Université de La Rochelle. Réseaux TD n 6

Université de La Rochelle. Réseaux TD n 6 Réseaux TD n 6 Rappels : Théorème de Nyquist (ligne non bruitée) : Dmax = 2H log 2 V Théorème de Shannon (ligne bruitée) : C = H log 2 (1+ S/B) Relation entre débit binaire et rapidité de modulation :

Plus en détail

CONTEXTE PROJET (1) FINANCEMENT DASSAULT/SEXTANT POUR PRE-ETUDE SELECTION ALCATEL ESPACE SUITE A CONSULTATION MI-1994 DEMARRAGE ETUDE : MARS 95

CONTEXTE PROJET (1) FINANCEMENT DASSAULT/SEXTANT POUR PRE-ETUDE SELECTION ALCATEL ESPACE SUITE A CONSULTATION MI-1994 DEMARRAGE ETUDE : MARS 95 CONTEXTE PROJET (1) FINANCEMENT DASSAULT/SEXTANT POUR PRE-ETUDE SELECTION ALCATEL ESPACE SUITE A CONSULTATION MI-1994 DEMARRAGE ETUDE : MARS 95 RDP : JUIN 96 MI SPOT5 : FEVRIER 99 MV SPOT5 : FEVRIER 2000

Plus en détail

Systèmes de gestion de bases de données

Systèmes de gestion de bases de données Systèmes de gestion de bases de données Supports de stockage P. Rigaux Cnam, dépt. informatique April 1, 2015 PR (Cnam, dépt. info) Systèmes de gestion de bases de données April 1, 2015 1 / 1 Techniques

Plus en détail

Ch. 2 : Emetteur en Bande de Base

Ch. 2 : Emetteur en Bande de Base Ch. 2 : Emetteur en Bande de Base 1 1) Les codes en ligne 1-1) Principe des codes en ligne Codes en ligne binaire On suppose que le message numérique est constitué d une suite d éléments binaires α k,

Plus en détail

Compression d images et de vidéo: pourquoi, comment? Aline ROUMY Chercheur, INRIA Rennes

Compression d images et de vidéo: pourquoi, comment? Aline ROUMY Chercheur, INRIA Rennes Compression d images et de vidéo: pourquoi, comment? Aline ROUMY Chercheur, INRIA Rennes Octobre 2014 SOMMAIRE 1. Pourquoi compresser une vidéo? 2. Comment compresser? 3. Compression avec pertes 4. Compression

Plus en détail

COMPRESSION/DECOMPRESSION D UNE IMAGE BINAIRE

COMPRESSION/DECOMPRESSION D UNE IMAGE BINAIRE Le 29 novembre 2013, Rapport projet TS114 COMPRESSION/DECOMPRESSION D UNE IMAGE BINAIRE Par Marc BELLINGER et Antoine BINON. 2eme année Télécommunications. 1 Introduction : Le but de ce projet est d implémenter

Plus en détail

On distingue deux grandes catégories de mémoires : mémoire centrale (appelée également mémoire interne)

On distingue deux grandes catégories de mémoires : mémoire centrale (appelée également mémoire interne) Mémoire - espace destiné a recevoir, conserver et restituer des informations à traiter - tout composant électronique capable de stocker temporairement des données On distingue deux grandes catégories de

Plus en détail

MÉTHODOLOGIE DE CONCEPTION DES CIRCUITS INTÉGRÉS DIGITAUX

MÉTHODOLOGIE DE CONCEPTION DES CIRCUITS INTÉGRÉS DIGITAUX MODULE: SYSTEMES NUMERIQUES COMPLEXES Cours 1 MÉTHODOLOGIE DE CONCEPTION DES CIRCUITS INTÉGRÉS DIGITAUX H.Boumeridja 1 Introduction Méthodologie de conception des circuits intégrés digitaux: approche descendante

Plus en détail

Réalisation d une carte de traitement d image à base de FPGA

Réalisation d une carte de traitement d image à base de FPGA Université de Bourgogne Faculté Mirande Rapport de projet Licence Electronique, Signal et Image Réalisation d une carte de traitement d image à base de FPGA Guillaume Lemaître Janvier 2009 SOMMAIRE : 1

Plus en détail

Programmation linéaire

Programmation linéaire 1 Programmation linéaire 1. Le problème, un exemple. 2. Le cas b = 0 3. Théorème de dualité 4. L algorithme du simplexe 5. Problèmes équivalents 6. Complexité de l Algorithme 2 Position du problème Soit

Plus en détail

Théorie de l information : historique

Théorie de l information : historique Théorie de l information : historique Développée dans les années quarante par Claude Shannon. Objectif : maximiser la quantité d information pouvant être transmise par un canal de communication imparfait.

Plus en détail

Architecture des ordinateurs. Mémoires (II) Licence Informatique - Université de Provence. Jean-Marc Talbot

Architecture des ordinateurs. Mémoires (II) Licence Informatique - Université de Provence. Jean-Marc Talbot Architecture des ordinateurs Licence Informatique - Université de Provence Jean-Marc Talbot Mémoires jtalbot@cmi.univ-mrs.fr L3 Informatique - Université de Provence () Architecture des ordinateurs 120

Plus en détail

ASSEMBLAGE ET ÉDITION DES LIENS

ASSEMBLAGE ET ÉDITION DES LIENS ASSEMBLAGE ET ÉDITION DES LIENS Mewtow 11 novembre 2015 Table des matières 1 Introduction 5 2 La chaine d assemblage 7 2.1 Résolution des symboles.............................. 7 2.2 Relocation.....................................

Plus en détail

THÉORIE DE L'INFORMATION : RAPPELS

THÉORIE DE L'INFORMATION : RAPPELS THÉORIE DE L'INFORMATION : RAPPELS 1920 : premières tentatives de définition de mesure de l'information à partir de 1948 : travaux de Shannon Théorie de l'information discipline fondamentale qui s'applique

Plus en détail

IV Exemples de codes utilisés dans des matériels

IV Exemples de codes utilisés dans des matériels IV Exemples de codes utilisés dans des matériels 256 Code du minitel Faible taux d erreur, mais paquets longs : Code de Hamming + detection paquets Source = suite de paquets de 15 octets = 120 bits Correction

Plus en détail

Synthèse théorique des méthodes de transmission binaires sur les canaux vocodés

Synthèse théorique des méthodes de transmission binaires sur les canaux vocodés Synthèse théorique des méthodes de transmission binaires sur les canaux vocodés I Introduction On cherche à moduler des données binaires dans le but de les transmettre sur des canaux vocodés. Afin de transmettre

Plus en détail

CONCEPTION ET TEST DE CIs. 3. METHODES ET OUTILS DE CONCEPTION DES CIs

CONCEPTION ET TEST DE CIs. 3. METHODES ET OUTILS DE CONCEPTION DES CIs CONCEPTION ET TEST DE CIs 3. METHODES ET OUTILS DE CONCEPTION DES CIs 3.1 Introduction 3.2 Méthodologies de conception des ASICs 3.3 Conception des Circuits Programmables 3. METHODES ET OUTILS - Introduction

Plus en détail

J AUVRAY Systèmes Electroniques TRANSMISSION DES SIGNAUX NUMERIQUES : SIGNAUX EN BANDE DE BASE

J AUVRAY Systèmes Electroniques TRANSMISSION DES SIGNAUX NUMERIQUES : SIGNAUX EN BANDE DE BASE RANSMISSION DES SIGNAUX NUMERIQUES : SIGNAUX EN BANDE DE BASE Un message numérique est une suite de nombres que l on considérera dans un premier temps comme indépendants.ils sont codés le plus souvent

Plus en détail

Théorie de l information et codage pour les canaux de Rayleigh MIMO

Théorie de l information et codage pour les canaux de Rayleigh MIMO Théorie de l information et codage pour les canaux de Rayleigh MIMO Philippe Ciblat École Nationale Supérieure des Télécommunications, Paris, France Plan 1 Canal de Rayleigh Modèle Diversité Système MIMO

Plus en détail

Transmission de données. A) Principaux éléments intervenant dans la transmission

Transmission de données. A) Principaux éléments intervenant dans la transmission Page 1 / 7 A) Principaux éléments intervenant dans la transmission A.1 Equipement voisins Ordinateur ou terminal Ordinateur ou terminal Canal de transmission ETTD ETTD ETTD : Equipement Terminal de Traitement

Plus en détail

ELP 304 : Électronique Numérique. Cours 1 Introduction

ELP 304 : Électronique Numérique. Cours 1 Introduction ELP 304 : Électronique Numérique Cours 1 Introduction Catherine Douillard Dépt Électronique Les systèmes numériques : généralités (I) En électronique numérique, le codage des informations utilise deux

Plus en détail

Limitations of the Playstation 3 for High Performance Cluster Computing

Limitations of the Playstation 3 for High Performance Cluster Computing Introduction Plan Limitations of the Playstation 3 for High Performance Cluster Computing July 2007 Introduction Plan Introduction Intérêts de la PS3 : rapide et puissante bon marché L utiliser pour faire

Plus en détail

Physique Transmission et stockage de l information Chap.22

Physique Transmission et stockage de l information Chap.22 TS Thème : Agir Activités Physique Transmission et stockage de l information Chap.22 I. Transmission de l information 1. Procédés physique de transmission Une chaîne de transmission peut se schématiser

Plus en détail

EMC VMAX 40K CARACTERISTIQUES TECHNIQUES MAXIMALES DU MOTEUR VMAX 40K CARACTERISTIQUES SYSTEME MAXIMALES DU VMAX 40K INTERCONNEXION VMAX 40K

EMC VMAX 40K CARACTERISTIQUES TECHNIQUES MAXIMALES DU MOTEUR VMAX 40K CARACTERISTIQUES SYSTEME MAXIMALES DU VMAX 40K INTERCONNEXION VMAX 40K EMC VMAX 40K Le système de stockage EMC VMAX 40K assure à l entreprise une haute disponibilité et une évolutivité remarquables tout en proposant des fonctionnalités performantes visant à accélérer votre

Plus en détail

Synchronisation trame et estimation de phase aveugles pour les systèmes codés

Synchronisation trame et estimation de phase aveugles pour les systèmes codés Synchronisation trame et estimation de phase aveugles pour les systèmes codés Département Signal et Communications Encadrants: Sébastien Houcke Catherine Douillard Directeur de thèse: Ramesh Pyndiah Introduction

Plus en détail

Réseaux Multimédia 2002 Damien Magoni

Réseaux Multimédia 2002 Damien Magoni Réseaux Multimédia 2002 Damien Magoni Toutes les illustrations 2001 Pearson Education Limited Fred Halsall Contenu Représentation des informations multimédia Numérisation Structure d un encodeur Structure

Plus en détail

Stockage : capacité, performances

Stockage : capacité, performances Stockage : capacité, performances Intervenant :Thomas Robert C234-4 thomas.robert@telecom-paristech.fr Transparents : Thomas Robert Institut Mines-Télécom Lectures possibles Chapitre 7.2 de : http://ceit.aut.ac.ir/~amirkhani/

Plus en détail

Projet de master Laboratoire de Systèmes Microélectroniques (LSM), EPFL 23.02.07

Projet de master Laboratoire de Systèmes Microélectroniques (LSM), EPFL 23.02.07 Projet de master Laboratoire de Systèmes Microélectroniques (LSM), EPFL 23.02.07 Etudiant : François EMERY Superviseur : Alain VACHOUX Professeur : Yusuf LEBLEBICI Table des matières 1. Introduction...3

Plus en détail

Circuits VLSI programmables

Circuits VLSI programmables Circuits VLSI programmables Alain GUYOT TIMA TIMA Techniques de l'informatique et de la Microélectronique pour l'architecture. Unité associée au C.N.R.S. n B0706 Circuits programmables 1 Du Micro au Micron

Plus en détail

INTRODUCTION A L ELECTRONIQUE NUMERIQUE ECHANTILLONNAGE ET QUANTIFICATION I. ARCHITECTURE DE L ELECRONIQUE NUMERIQUE

INTRODUCTION A L ELECTRONIQUE NUMERIQUE ECHANTILLONNAGE ET QUANTIFICATION I. ARCHITECTURE DE L ELECRONIQUE NUMERIQUE INTRODUCTION A L ELECTRONIQUE NUMERIQUE ECHANTILLONNAGE ET QUANTIFICATION I. ARCHITECTURE DE L ELECRONIQUE NUMERIQUE Le schéma synoptique ci-dessous décrit les différentes étapes du traitement numérique

Plus en détail

Techniques de stockage

Techniques de stockage NFE113 Administration et configuration des bases de données 2010 Techniques de stockage 1 Eric Boniface Sommaire Stockage de données Disques RAID Fichiers Oracle et MySQL 2 Stockage de données Une base

Plus en détail

Compression et Transmission des Signaux. Samson LASAULCE Laboratoire des Signaux et Systèmes, Gif/Yvette

Compression et Transmission des Signaux. Samson LASAULCE Laboratoire des Signaux et Systèmes, Gif/Yvette Compression et Transmission des Signaux Samson LASAULCE Laboratoire des Signaux et Systèmes, Gif/Yvette 1 De Shannon à Mac Donalds Mac Donalds 1955 Claude Elwood Shannon 1916 2001 Monsieur X 1951 2 Où

Plus en détail

EMC SYMMETRIX VMAX 10K

EMC SYMMETRIX VMAX 10K EMC SYMMETRIX VMAX 10K La solution EMC Symmetrix VMAX 10K avec l environnement d exploitation Enginuity est dotée d une architecture scale-out multicontrôleur pour une consolidation et une efficacité accrues

Plus en détail

Chapitre 4 Protection contre les erreurs de transmission

Chapitre 4 Protection contre les erreurs de transmission Chapitre 4 Protection contre les erreurs de transmission I. Notion d erreur de transmission Les voies de communication sont imparfaites : - à cause des bruits : + bruit aléatoire + bruit en provenance

Plus en détail

Hébergement. FACTORY STUDIO SPRL 14/18 RUE DE LA BOUVERIE, 7700 MOUSCRON, BELGIQUE! www.factorystudio.net

Hébergement. FACTORY STUDIO SPRL 14/18 RUE DE LA BOUVERIE, 7700 MOUSCRON, BELGIQUE! www.factorystudio.net Hébergement FACTORY STUDIO SPRL 14/18 RUE DE LA BOUVERIE, 7700 MOUSCRON, BELGIQUE! www.factorystudio.net Factory studio vous propose une large gamme de services d hébergement, répondant à tous vos besoins.

Plus en détail

Projet CLANU en 3GE: Compléments d algèbre linéaire numérique

Projet CLANU en 3GE: Compléments d algèbre linéaire numérique Projet CLANU en 3GE: Compléments d algèbre linéaire numérique Année 2008/2009 1 Décomposition QR On rappelle que la multiplication avec une matrice unitaire Q C n n (c est-à-dire Q 1 = Q = Q T ) ne change

Plus en détail

Arithmétique binaire. Chapitre. 5.1 Notions. 5.1.1 Bit. 5.1.2 Mot

Arithmétique binaire. Chapitre. 5.1 Notions. 5.1.1 Bit. 5.1.2 Mot Chapitre 5 Arithmétique binaire L es codes sont manipulés au quotidien sans qu on s en rende compte, et leur compréhension est quasi instinctive. Le seul fait de lire fait appel au codage alphabétique,

Plus en détail

Territoires, Environnement, Télédétection et Information Spatiale. Unité mixte de recherche Cemagref - CIRAD - ENGREF

Territoires, Environnement, Télédétection et Information Spatiale. Unité mixte de recherche Cemagref - CIRAD - ENGREF Territoires, Environnement, Télédétection et Information Spatiale Unité mixte de recherche Cemagref - CIRAD - ENGREF Master ère année Analyse spatiale, analyse géographique, spatialité des sociétés Master

Plus en détail

Réseau Global MIDI Note applicative

Réseau Global MIDI Note applicative Réseau Global MIDI Note applicative 1 But du manuel Le but de cette note applicative est de démystifié l utilisation du MIDI transporté dans un Réseau Global MIDI. Ce réseau virtuel offre sans aucune restriction,

Plus en détail

Processeurs et Architectures Numériques. Introduction et logique combinatoire

Processeurs et Architectures Numériques. Introduction et logique combinatoire Processeurs et Architectures Numériques Introduction et logique combinatoire Objectifs du cours Connaitre les fonctions de base de l électronique numérique Comprendre la logique combinatoire et synchrone

Plus en détail

Interception des signaux issus de communications MIMO

Interception des signaux issus de communications MIMO Interception des signaux issus de communications MIMO par Vincent Choqueuse Laboratoire E 3 I 2, EA 3876, ENSIETA Laboratoire LabSTICC, UMR CNRS 3192, UBO 26 novembre 2008 Interception des signaux issus

Plus en détail

QR Code. Le code barre version 2D

QR Code. Le code barre version 2D QR Code Le code barre version 2D Mickaël De Almeida IR3 06/12/2011 Sommaire Petite histoire du QR Code Un code-barres 2D Comment ça marche? Redondance = la clé du succès Générer un QR Code Lire un QR Code

Plus en détail

Représentation des Nombres

Représentation des Nombres Chapitre 5 Représentation des Nombres 5. Representation des entiers 5.. Principe des représentations en base b Base L entier écrit 344 correspond a 3 mille + 4 cent + dix + 4. Plus généralement a n a n...

Plus en détail

LES DISQUES DURS. Catégorie. Fiche. technique N 8. Hardware. Tête de lecture et d écriture. Axe de rotation. Alimentation

LES DISQUES DURS. Catégorie. Fiche. technique N 8. Hardware. Tête de lecture et d écriture. Axe de rotation. Alimentation Plateau Tête de lecture et d écriture Axe de rotation Bras de lecture et d écriture Alimentation Jumpers Interface Connecteur IDE Alimentation IDE Alimentation SATA Connecteur SATA www.alphatic.be : fiches

Plus en détail

Synthèse portable pour micro-architectures à grain fin Application aux turbo décodeurs et nano-fabriques

Synthèse portable pour micro-architectures à grain fin Application aux turbo décodeurs et nano-fabriques Synthèse portable pour micro-architectures à grain fin Application aux turbo décodeurs et nano-fabriques Catherine Dezan, Erwan Fabiani, Christophe Gouyen, Loïc Lagadec, Bernard Pottier, Caaliph Andriamisaina

Plus en détail

Les processeurs. Les entrées-sorties

Les processeurs. Les entrées-sorties Les entrées-sorties La problématique des entrées sorties est la suivante : - Le processeur va vite, plus vite que des éléments mécaniques tel que l on trouve dans une imprimante, une souris, un clavier.

Plus en détail

Chap17 - CORRECTİON DES EXERCİCES

Chap17 - CORRECTİON DES EXERCİCES Chap17 - CORRECTİON DES EXERCİCES n 3 p528 Le signal a est numérique : il n y a que deux valeurs possibles pour la tension. Le signal b n est pas numérique : il y a alternance entre des signaux divers

Plus en détail

Chap. 2 - Structure d un ordinateur

Chap. 2 - Structure d un ordinateur Architecture des ordinateurs Michèle Courant S2-27 octobre 2004 Chap. 2 - Structure d un ordinateur 2.1 Processeur ou unité centrale (CPU) 2.1.1 Organisation du CPU 2.1.2 Exécution d une instruction 2.1.3

Plus en détail

TS214 - Compression/Décompression d une image binaire

TS214 - Compression/Décompression d une image binaire Filière Télécommunications, 2 ème année TS214 - Compression/Décompression d une image binaire De nombreux télécopieurs utilisent la recommandation T.4 Groupe 3 de l International Telecommunications Union

Plus en détail

Architecture et Système

Architecture et Système Architecture et Système Stefan Schwoon Cours L3, 2014/15, ENS Cachan Rappels Quelques éléments qu on a pu construire à partir des transistors (et une horloge): fonctions arithmétiques et logiques multiplexeur,

Plus en détail

Design, améliorations, et implémentations

Design, améliorations, et implémentations CPU et Mémoire Design, améliorations, et implémentations Techniques et caractéristiques modernes qui permettent de donner aux ordinateurs actuels toute leur puissance 1 Architectures CPU Design de l architecture

Plus en détail

TS 32 Stockage de données sur un CD

TS 32 Stockage de données sur un CD FICHE 1 Fiche à destination des enseignants TS 32 Stockage de données sur un CD Type d'activité Activité documentaire Tâche complexe Notions et contenus Stockage optique Écriture et lecture des données

Plus en détail

Les compromis temps-mémoire et leur utilisation pour casser les mots de passe Windows

Les compromis temps-mémoire et leur utilisation pour casser les mots de passe Windows Les compromis temps-mémoire et leur utilisation pour casser les mots de passe Windows Philippe Oechslin Laboratoire de Securité et de Cryptographie (LASEC) École Polytechnique Fédérale de Lausanne Faculté

Plus en détail

Technologies SOC (System On Chip) (Système sur une seule puce)

Technologies SOC (System On Chip) (Système sur une seule puce) Technologies SOC (System On Chip) (Système sur une seule puce) Pierre LERAY et Jacques WEISS Équipe de recherche ETSN Supélec Campus de Rennes février, 02 Technologies SoC ; P. Leray, J. Weiss 1 Évolution

Plus en détail

Ondelettes et compression d images

Ondelettes et compression d images Ondelettes et compression d images Marco Cagnazzo Département Traitement du Signal et des Images TELECOM ParisTech 30 Octobre 2012 M. Cagnazzo Ondelettes 1/96 Plan Introduction 1 Introduction 2 Bancs de

Plus en détail

Fiche technique CPU 314SC/DPM (314-6CG13)

Fiche technique CPU 314SC/DPM (314-6CG13) Fiche technique CPU 314SC/DPM (3146CG13) Données techniques N de commande 3146CG13 Type CPU 314SC/DPM Information générale Note Caractéristiques SPEEDBus Technologie SPEED7 24 x DI, 16 x DO, 8 x DIO, 4

Plus en détail

Initiation à LabView : Les exemples d applications :

Initiation à LabView : Les exemples d applications : Initiation à LabView : Les exemples d applications : c) Type de variables : Créer un programme : Exemple 1 : Calcul de c= 2(a+b)(a-3b) ou a, b et c seront des réels. «Exemple1» nom du programme : «Exemple

Plus en détail

Systèmes de communications numériques 2

Systèmes de communications numériques 2 Systèmes de Communications Numériques Philippe Ciuciu, Christophe Vignat Laboratoire des Signaux et Systèmes CNRS SUPÉLEC UPS SUPÉLEC, Plateau de Moulon, 91192 Gif-sur-Yvette ciuciu@lss.supelec.fr Université

Plus en détail

Compression d images. Frédéric Dufaux. 26 janvier 2011. Département Traitement du Signal et des Images TELECOM ParisTech. Compression. F.

Compression d images. Frédéric Dufaux. 26 janvier 2011. Département Traitement du Signal et des Images TELECOM ParisTech. Compression. F. d images Frédéric Dufaux Département Traitement du Signal et des Images TELECOM ParisTech 26 janvier 2011 1 / 91 Plan 1 sur la compression d images 2 Quantification 3 4 Codage par Transformée 5 2 / 91

Plus en détail

Factorisation des matrices creuses

Factorisation des matrices creuses Chapitre 5 Factorisation des matrices creuses 5.1 Matrices creuses La plupart des codes de simulation numérique en mécanique des fluides ou des structures et en électromagnétisme utilisent des discrétisations

Plus en détail

QUESTION 1 {2 points}

QUESTION 1 {2 points} ELE4301 Systèmes logiques II Page 1 de 8 QUESTION 1 {2 points} En se servant de paramètres électriques donnés dans le Tableau 1 ci-dessous, on désire déterminer la fréquence d opération du compteur présenté

Plus en détail

Chapitre 13 Numérisation de l information

Chapitre 13 Numérisation de l information DERNIÈRE IMPRESSION LE 2 septembre 2013 à 17:33 Chapitre 13 Numérisation de l information Table des matières 1 Transmission des informations 2 2 La numérisation 2 2.1 L échantillonage..............................

Plus en détail

Réalisation d une carte de traitement d image à base de FPGA

Réalisation d une carte de traitement d image à base de FPGA Université de Bourgogne Faculté Mirande Rapport de projet Licence Electronique, Signal et Image Réalisation d une carte de traitement d image à base de FPGA Sébastien Jeanniard Guillaume Lemaître Novembre

Plus en détail

Solution de sauvegarde externalisée

Solution de sauvegarde externalisée Solution de sauvegarde externalisée POURQUOI BACK NET «Le choix d une stratégie de sauvegarde performante présente pour les entreprises d aujourd hui, un véritable enjeu en termes de viabilité.» Elle doit

Plus en détail

MOdulateur-DEModulateur (MODEM) FSK

MOdulateur-DEModulateur (MODEM) FSK MOdulateur-DEModulateur (MODEM) FSK La FSK (Frequency Shift Keying pour Saut discret de Fréquences) correspond tout simplement à une modulation de fréquence dont le modulant (information) est un signal

Plus en détail

Document de synthèse. La compression vidéo H.264. Nouvelles possibilités dans le secteur de la vidéosurveillance.

Document de synthèse. La compression vidéo H.264. Nouvelles possibilités dans le secteur de la vidéosurveillance. Document de synthèse La compression vidéo H.264. Nouvelles possibilités dans le secteur de la vidéosurveillance. Table des matières 1. Introduction 3 2. Développement du H.264 3 3. Fonctionnement de la

Plus en détail

Chap. I : Architecture de base d un ordinateur

Chap. I : Architecture de base d un ordinateur UMR 7030 - Université Paris 13 - Institut Galilée Cours Architecture et Système Dans cette partie, nous décrivons rapidement l architecture de base d un ordinateur et les principes de son fonctionnement.

Plus en détail

Chapitre 18 : Transmettre et stocker de l information

Chapitre 18 : Transmettre et stocker de l information Chapitre 18 : Transmettre et stocker de l information Connaissances et compétences : - Identifier les éléments d une chaîne de transmission d informations. - Recueillir et exploiter des informations concernant

Plus en détail

Informatique? Numérique? L informatique est la science du traitement de l information.

Informatique? Numérique? L informatique est la science du traitement de l information. Informatique? Numérique? L informatique est la science du traitement de l information. L information est traitée par un ordinateur sous forme numérique : ce sont des valeurs discrètes. Cela signifie que,

Plus en détail

Introduction à la théorie des codes

Introduction à la théorie des codes Introduction à la théorie des codes André Leroy Ces notes doivent servir aux étudiants comme support et ne remplacent pas le cours Section 1 Introduction Section 2 Théorie de l information Section 3 Distance

Plus en détail

Quantification Vectorielle

Quantification Vectorielle Quantification Vectorielle Marco Cagnazzo Département Traitement du Signal et des Images TELECOM ParisTech 14 Décembre 2012 M. Cagnazzo Quantification Vectorielle 1/65 Plan Introduction 1 Introduction

Plus en détail

Informatique Générale

Informatique Générale Informatique Générale Guillaume Hutzler Laboratoire IBISC (Informatique Biologie Intégrative et Systèmes Complexes) guillaume.hutzler@ibisc.univ-evry.fr Cours Dokeos 625 http://www.ens.univ-evry.fr/modx/dokeos.html

Plus en détail

La couche physique de l ADSL (voie descendante)

La couche physique de l ADSL (voie descendante) La couche physique de l ADSL (voie descendante) Philippe Ciblat École Nationale Supérieure des Télécommunications, Paris, France Problématique qq kilomètres CENTRAL câble de 0,4mm Objectifs initiaux :

Plus en détail