Plan de la présentation

Dimension: px
Commencer à balayer dès la page:

Download "Plan de la présentation"

Transcription

1 Thomas Quang Khoi TA Équipe ETSN, Supélec, campus de Rennes Mitsubishi -TCL, Rennes 08 décembre Plan de la présentation 1- Codes produits, 2- Décodage itératif des codes produits : turbo codes en blocs Décodage à entrée pondérée : décodage de Chase, Décodage à sortie pondérée : calcul de l information extrinsèque. 3- Implémentation du turbo décodeur des codes produits : Étude et optimisation de divers paramètres, Architectures du décodeur, Architecture des mémoires. 4- Optimisation du turbo décodeur, 5- Conclusions et perspectives. 08 décembre

2 Codes produits Introduits en 1954 par P. Elias, Puissants codes correcteurs d erreurs construits à partir de plusieurs codes en blocs linéaires de faibles pouvoirs de correction, -Deux codes en bloc linéaires : C 1 (n 1, k 1, d 1 ) et C 2 (n 2, k 2, d 2 ), -Code produit C (n, k, d) = C 1 C 2, n = n 1 n 2, k = k 1 k 2, d = d 1 d 2, Construction relativement simple. 08 décembre Construction des codes produits n 1 redondance sur les lignes k 1 k 2 matrice [I] des C [I] 1 [M]: k 2 n 1 éléments binaires C n [M] 2 [C]: n 2 n 1 2 d information redondance sur les colonnes redondance sur la redondance 08 décembre

3 Plan de la présentation 1- Codes produits, 2- Décodage itératif des codes produits : turbo codes en blocs, Décodage à entrée pondérée : décodage de Chase, Décodage à sortie pondérée : calcul de l information extrinsèque. 3- Implémentation du turbo décodeur des codes produits : Étude et optimisation de divers paramètres, Architectures du décodeur, Architecture des mémoires. 4- Optimisation du turbo décodeur, 5- Conclusions et perspectives. 08 décembre Décodage itératif des codes produits Décodage des lignes [R] [R (1)] 1 ère demi-itération Décodage des colonnes [R (2)] 2 ème demi-itération 1 ère itération Décodage des lignes [R(p 1)] Décodage des colonnes [R(p)] Mémorisation des données Traitement de données p ème demi-itération 08 décembre

4 Décodage itératif des codes produits Décodage à entrée pondérée exploite mieux les informations reçues (par rapport au décodage binaire), bonnes performances. Décodage à entrée pondérée Décodage à entrée pondérée Décodage des lignes [R(p 1)] Décodage des colonnes [R(p)] Décodage à sortie pondérée (calcul de l information extrinsèque) Décodage à sortie pondérée (calcul de l information extrinsèque) Le décodage itératif à entrée et à sortie pondérées permet d avoir de meilleures performances grâce l information extrinsèque calculée à chaque demi-itération. 08 décembre Décodage itératif des codes produits Algorithme Chase-Pyndiah ou turbo code en blocs : Inventé en 1994 par R. Pyndiah à l ENST Bretagne, Performances proches de la limite théorique de Shannon, Décodage à entrée pondérée : décodage de Chase, Décodage à sortie pondérée : algorithme de Pyndiah Calculer l information extrinsèque. 08 décembre

5 Plan de la présentation 1- Codes produits, 2- Décodage itératif des codes produits : turbo codes en blocs, Décodage à entrée pondérée : décodage de Chase, Décodage à sortie pondérée : calcul de l information extrinsèque. 3- Implémentation du turbo décodeur des codes produits : Étude et optimisation de divers paramètres, Architectures du décodeur, Architecture des mémoires. 4- Optimisation du turbo décodeur, 5- Conclusions et perspectives. 08 décembre Décodage à entrée pondérée Décodage est optimal s il cherche le mot de code selon le critère du maximum de vraisemblance a posteriori : le mot de code à distance euclidienne minimale, 2 k comparaisons de distances euclidiennes, Décodage de Chase : Complexité élevée pour k > 10. k : dimension du code. le mot de code à distance euclidienne minimale, 2 C d séquences de test maximum. n Complexité raisonnable pour d < 10. d : distance minimale du code. 08 décembre

6 Décodage de Chase Algorithme de Chase se limite à une boule B(Y 0, d 1) : d 1 P Pr [X B(Y 0, d 1)] = C i= 0 i n i p (1 p) n 1 X : mot de code émis, Y 0 : vecteur binaire obtenu par seuillage du mot reçu, p : probabilité d erreur binaire sur le canal de transmission. Lorsque p < 10 2 P est assez grande. 08 décembre Décodage de Chase Y 1 C 0 t C 1 c t Y 0 R Y 2 d 1 CD 2 t - À partir de R, on génère le mot binaire Y 0, - Les séquences de test Y i sont obtenues par inversion d un ou plusieurs bits de Y 0 dont les positions correspondent aux symboles les moins fiables de R - Décodage algébrique de Y 0 et des séquences de test Y i donne les mots de code C i. B -Parmi C 0 et les C i, on sélectionne deux mots de code à distance euclidienne minimale de R : le mot décidé D et le concurrent C c. 08 décembre

7 Plan de la présentation 1- Codes produits, 2- Décodage itératif des codes produits : turbo codes en blocs, Décodage à entrée pondérée : décodage de Chase, Décodage à sortie pondérée : calcul de l information extrinsèque. 3- Implémentation du turbo décodeur des codes produits : Étude et optimisation de divers paramètres, Architectures du décodeur, Architecture des mémoires. 4- Optimisation du turbo décodeur, 5- Conclusions et perspectives. 08 décembre Décodage à sortie pondérée Calcul de l information extrinsèque w j : - Si le concurrent est trouvé : -Sinon : w M d : métrique du mot D, M c : métrique du concurrent, d j : j ème élément binaire de décision β : constante positive, j c 08 décembre d = (M M ) d w j = β d Calcul de fiabilité r j de d j : j r r ' = w + r j j j j j r j

8 Décodage itératif Àla p ème demi-itération α(p 1) β(p) [D(p)] [W(p 1)] [R (p)] Décodage à entrée et sortie pondérées [W(p)] [R] Ligne de retard [R] [R ] : matrice des données pondérées β : constante positive [D] : matrice des mots décidés α : cœfficient de confiance [W] : matrice des informations extrinsèques 08 décembre Plan de la présentation 1- Codes produits, 2- Décodage itératif des codes produits : turbo codes en blocs, Décodage à entrée pondérée : décodage de Chase, Décodage à sortie pondérée : calcul de l information extrinsèque. 3- Implémentation du turbo décodeur des codes produits : Étude et optimisation de divers paramètres, Architectures du décodeur, Architecture des mémoires. 4- Optimisation du turbo décodeur, 5- Conclusions et perspectives. 08 décembre

9 L implémentation du turbo décodeur des codes produits Objectif : atteindre le haut débit (> 25 Mbit/s) tout en ayant : bonnes performances en terme de TEB, faible complexité. 08 décembre Plan de la présentation 1- Codes produits, 2- Décodage itératif des codes produits : turbo codes en blocs, Décodage à entrée pondérée : décodage de Chase, Décodage à sortie pondérée : calcul de l information extrinsèque. 3- Implémentation du turbo décodeur des codes produits : Étude et optimisation de divers paramètres, Architectures du décodeur, Architecture des mémoires. 4- Optimisation du turbo décodeur, 5- Conclusions et perspectives. 08 décembre

10 Nombre d itérations de décodage Plus le nombre d itérations est élevé : - meilleures sont les performances, - plus la complexité est grande. Lorsque NbI 5, gain de codage est peu important. 4 itérations de décodage est donc un bon compromis performances/complexité. 08 décembre Optimisation de divers paramètres Bon compromis entre les performances (en terme TEB) et la complexité du turbo décodeur est obtenu pour : 4 itérations de décodage, 4 bits de quantification, 3 composantes les moins fiables, 8 séquences de test, 1 seul concurrent. 08 décembre

11 Architecture du décodeur élémentaire α(p 1) [W(p 1)] 5 5 écrêtage [R (p)] Mémoire [R (p)] 4 β(p) Décodage à entrée et à sortie pondérées [D(p)] 5 Mémoire [W(p)] [W(p)] 5 [R] Ligne de retard [R] Décodage itératif nécessite de sauvegarder [W(p)] : Taille de mémoire de sauvegarde (n n 5) bits 08 décembre Architecture du décodeur élémentaire [R (p 1)] [R] 4 β(p) Décodage à entrée et à sortie pondérées Ligne de retard [D(p)] [W(p)] α(p) écrêtage 4 Mémoire [R (p)] 4 [R] Principe de décodage reste le même, Taille de mémoire est moins importante : (n n 4) bits, L écrêtage est retardé. 08 décembre

12 Plan de la présentation 1- Codes produits, 2- Décodage itératif des codes produits : turbo codes en blocs, Décodage à entrée pondérée : décodage de Chase, Décodage à sortie pondérée : calcul de l information extrinsèque. 3- Implémentation du turbo décodeur des codes produits : Étude et optimisation de divers paramètres, Architectures du décodeur, Architecture des mémoires. 4- Optimisation du turbo décodeur, 5- Conclusions et perspectives. 08 décembre Architecture générale du turbo décodeur Plusieurs structures peuvent être utilisées pour implémenter le turbo décodeur : - Structure pipeline, - Structure itérative : Structure itérative à traitement par symbole, Structure itérative à traitement par bloc. 08 décembre

13 Structure de pipeline à traitement par symboles R Décodeur élémentaire [D] [R ] [D] [R ] Décodeur élémentaire [D] [R ] Retard Retard - Adaptée au traitement à haut débit et souple à implémenter, - Encombrement dépendant du nombre d itérations, - Latence dépendante du nombre d itérations : 2 NbI (n² + 2n) symboles* Latence : la durée entre la réception et l émission d un symbole, NbI : nombre d itérations de décodage utilisé, * On suppose qu un symbole est traité pendant une période d horloge. 08 décembre Structure itérative RAM [R] Décodeur élémentaire RAM [R ] RAM [D] Un seul module de décodage pour plusieurs itérations L encombrement indépendant du nombre d itération, L encombrement réduit (d un facteur de 4 pour 4 itérations de décodage par rapport à la structure pipeline), La latence limitée à 2n² symboles quelque soit le nombre d itérations. 08 décembre

14 Structure itérative à traitement par symbole Faible encombrement et simple à implémenter, Temps de traitement d un symbole : t = 2 NbI s t rs débit des données divisé par un facteur égal au nombre de demi-itérations utilisé. t s = temps de calcul d un symbole, t rs : temps de remplissage d un symbole, NbI : nombre d itérations de décodage. 08 décembre Structure itérative à traitement par bloc Temps de traitement d un vecteur : n t v t rs NbI = n : longueur 2 du vecteur. Débit plus élevé car 2 NbI < n. Encombrement plus élevé, mais reste indépendant du nombre d itérations. Requiert une mémoire spécifique : capables d être lue et écrite par bloc aussi bien en ligne qu en colonne en une seule période d horloge. 08 décembre

15 Comparaison des trois structures Structure pipeline Structure itérative par symbole Structure itérative par bloc Complexité Débit d = d t rs 2 NbI n d 2 NbI 2 Latence 2NbI ( n + 2n) 2 2n 2 2n Mémoire Simple Simple Complexe Latence : la durée entre la réception et l émission d un symbole. Structure itérative à traitement par bloc offre un bon compromis performances/complexité. 08 décembre Comparaison des trois structures - Codes produits BCH(32,26,4)² n = 32, - 4 itérations de décodage (8 demi-itérations). Structure pipeline Structure itérative par symbole Structure itérative par bloc Débit d = 8 Mbit/s 1 Mbit/s 32 Mbit/s Complexité EL ( portes) EL (18000 portes) >? > Latence 1 ms 0,25 ms 0,25 ms EL : éléments logiques (unité d encombrement d ALTERA), Latence : la durée entre la réception et l émission d un symbole. 08 décembre

16 Plan de la présentation 1- Codes produits, 2- Décodage itératif des codes produits : turbo codes en blocs, Décodage à entrée pondérée : décodage de Chase, Décodage à sortie pondérée : calcul de l information extrinsèque. 3- Implémentation du turbo décodeur des codes produits : Étude et optimisation de divers paramètres, Architectures du décodeur, Architecture des mémoires. 4- Optimisation du turbo décodeur, 5- Conclusions et perspectives. 08 décembre Architecture des mémoires Créer des mémoires à l aide des RAM : Mise en œuvre simplifiée, Économique en consommation électrique, Possibilité de lire et d écrire les données symbole par symbole ou vecteur par vecteur (en ligne ou en colonne), Possibilité de lire et d écrire des données de différentes adresses en même temps (RAM double port), Possibilité de configuration en bits ou bits ou bits (ALTERA APEX 20K). 08 décembre

17 Architecture des mémoires Exemple de mémoire de capacité 4 4 bits Conception classique à partir d une RAM double port configurée en 4 mots de 4 bits. Entrée A1 A2 A3 A4 B1 B2 B3 B4 2 C1 C2 C3 C4 D1 D2 D3 D4 Adresse d écriture Autorisation d écriture Sortie Adresse de lecture Autorisation de lecture Écriture et lecture d un vecteur en ligne en une période d horloge, Écriture et lecture d un vecteur en colonne en 4 périodes d horloge. 08 décembre Architecture des mémoires Conception à partir de 4 RAM double port configurée en 4 mots de 1 bit. RAM 1 RAM 2 RAM 3 RAM 4 Entrée Adresse d écriture Autorisation d écriture A1 A2 A3 A4 B1 B2 B3 B C1 C2 C3 C4 D1 D2 D3 D4 2 4 Sortie Adresse de lecture Autorisation de lecture Écriture et lecture d un vecteur en ligne en une période d horloge, Écriture et lecture d un vecteur en colonne en 1 période d horloge est impossible car les données en colonne se trouvent dans les mêmes plans mémoire. 08 décembre

18 Architecture des mémoires Conception à partir de 4 RAM double port configurée en 4 mots de 1 bit. Lecture/écriture de la 1 ère colonne Entrée Décalage A1 A2 A3 A4 B4 B1 B2 B3 4 4 C3 C4 C1 C2 Décalage inverse Sortie 4 Lecture/écriture de la 2ème colonne D2 D3 D4 D1 Les symboles d un même vecteur (ligne ou colonne) doivent être mis sur des différents plans mémoire. 08 décembre Implémentation du turbo décodeur des codes produits BCH(32,26,4)² Décodage de Chase [R] Calcul des syndromes Calcul des métriques [R ] Sélection des composantes les moins fiables Sélection de D et de C c [D] Calcul de R Complexité Débit 9576 EL ( portes) 12 Mbit/s EL : éléments logiques. 08 décembre

19 Sélection d une composante la moins fiable 31 composantes d un vecteur de données C/S C/S C/S C/S C/S C/S Max min Max min Max min Max min Max min Max min C/S C/S C/S Max min Max min Max min C/S Couche 1 Couche 2 Couche 5 Max min Composante la moins fiable C/S : comparaison/sélection 08 décembre Sélection de 3 composantes les moins fiables ère CLMF 2 ème CLMF 3 ème CLMF L information doit traverser 3 5 = 15 couches de «comparaison/sélection», Temps de propagation est long ( 80 ns), Le débit est limité à 12 Mbit/s. CLMF : composante la moins fiable. 08 décembre

20 Plan de la présentation 1- Codes produits, 2- Décodage itératif des codes produits : turbo codes en blocs, Décodage à entrée pondérée : décodage de Chase, Décodage à sortie pondérée : calcul de l information extrinsèque. 3- Implémentation du turbo décodeur des codes produits : Étude et optimisation de divers paramètres, Architectures du décodeur, Architecture des mémoires. 4- Optimisation du turbo décodeur, 5- Conclusions et perspectives. 08 décembre Réduction du temps de propagation Solution : pipeliner la sélection des composantes les moins fiables, 31 Registres 30 Registres ère CLMF Horloge 2 ème CLMF Horloge 3 ème CLMF Augmentation de la cadence de traitement (période d horloge = 20 ns), Augmentation du débit (50 Mbit/s), Augmentation de complexité (ajout des registres). CLMF : composante la moins fiable. 08 décembre

21 Réduction de complexité Solution : utilisation de la structure itérative. A Registres Registres ère CLMF Horloge Horloge 2 ème CLMF 3 ème CLMF Réduction de la complexité sans augmenter le temps de propagation CLMF : composante la moins fiable. 08 décembre Implémentation du turbo décodeur des codes produits BCH(32,26,4)² Décodage de Chase [R] Calcul des syndromes Calcul des métriques [R ] Sélection des composantes les moins fiables Sélection de D et de C c [D] Calcul de R Augmentation du débit à 50 Mbit/s, Diminution de complexité plus de la moitié. 08 décembre

22 Encombrement et performances Débit maximal (Mbit/s) Complexité (éléments logiques) Nombre de bascules 140 Codeur 64 ( 1700 portes) 74 Décodeur ( portes) 539 Décodeur optimisé ( portes) 1980 Composant APEX 20K (Altera) 08 décembre Plan de la présentation 1- Codes produits, 2- Décodage itératif des codes produits : turbo codes en blocs, Décodage à entrée pondérée : décodage de Chase, Décodage à sortie pondérée : calcul de l information extrinsèque. 3- Implémentation du turbo décodeur des codes produits : Étude et optimisation de divers paramètres, Architectures du décodeur, Architecture des mémoires. 4- Optimisation du turbo décodeur, 5- Conclusions et perspectives. 08 décembre

23 Conclusions Structure itérative à traitement par bloc : - Débit : 50 Mbit/s, - Encombrement : 4500 EL, - Paramétrable : nombre d itérations. Mémoire à accès multiples : - lecture et écriture des vecteurs aussi bien en ligne qu en colonne en une seule période d horloge, 08 décembre Perspectives Mémoires à accès multiples : - Mise en parallèle de plusieurs module de turbo décodeur Augmentation de débit (de 100 Mbit/s à 1,6 Gbit/s). FPGA = reprogrammable, Reconfiguration dynamique, Adapter le même turbo codeur/décodeur aux différentes dimensions de codes. 08 décembre

Le Constellation ti Shaping dans les Systèmes Modernes de Communications Numériques

Le Constellation ti Shaping dans les Systèmes Modernes de Communications Numériques Le Constellation ti Shaping dans les Systèmes Modernes de Communications Numériques Stéphane Le Goff School of EECE Université de Newcastle upon Tyne Supélec Rennes er avril 2 L application du constellation

Plus en détail

M2 Informatique/Réseaux Université Pierre et Marie Curie UE APMM

M2 Informatique/Réseaux Université Pierre et Marie Curie UE APMM TD TECHNIQUES DE CODAGE ET DE COMPRESSION. LANGAGE / CODAGE / VALENCE.. Rappels Toute fraction intelligible d un message est constituée de symboles. Le langage est l ensemble de ces symboles. Un codage

Plus en détail

D.I.I.C. 3 - INC Module COMV - Contrôle 1

D.I.I.C. 3 - INC Module COMV - Contrôle 1 Université de Rennes 1 année 2009-2010 I.F.S.I.C. 11 Décembre 2009 D.I.I.C. 3 - INC Module COMV - Contrôle 1 cours d Olivier LE MEUR Durée : 2 heures Documents autorisés : documents des cours, TD et TP,

Plus en détail

CH.2 CODES CORRECTEURS

CH.2 CODES CORRECTEURS CH.2 CODES CORRECTEURS 2.1 Le canal bruité 2.2 La distance de Hamming 2.3 Les codes linéaires 2.4 Les codes de Reed-Muller 2.5 Les codes circulaires 2.6 Le câblage des codes circulaires 2.7 Les performances

Plus en détail

Arithmétique Algorithmique. http://www.math.univ-lyon1.fr/~roblot/ens.html

Arithmétique Algorithmique. http://www.math.univ-lyon1.fr/~roblot/ens.html Arithmétique Algorithmique http://www.math.univ-lyon1.fr/~roblot/ens.html Partie III Algorithmes classiques 1 Coût de la multiplication et de la division 2 Exponentiation rapide 3 Algorithme d Euclide

Plus en détail

INFO4008 Programmation Unix Systèmes de Gestion de Fichiers

INFO4008 Programmation Unix Systèmes de Gestion de Fichiers I. Système de Gestion de Fichiers Un SGF est la partie d un système d exploitation chargée de : Établir la correspondance entre l organisation logique (vue utilisateur) et l organisation physique. Fournir

Plus en détail

CODES CORRECTEURS D'ERREURS

CODES CORRECTEURS D'ERREURS CODES CORRECTEURS D'ERREURS Marc URO TABLE DES MATIÈRES DÉTECTION ET CORRECTION D'ERREURS... 6 CAS D'UN CANAL SANS SYMBOLE D'EFFACEMENT...6 CAS D'UN CANAL AVEC SYMBOLE D'EFFACEMENT...7 GÉNÉRATION ET DÉTECTION

Plus en détail

TELEVISION NUMERIQUE

TELEVISION NUMERIQUE REPUBLIQUE DU CAMEROUN Paix - Travail Patrie --------------------- UNIVERSITE DE YAOUNDE I ---------------------- ECOLE NATIONALE SUPERIEURE POLYTECHNIQUE ---------------------- REPUBLIC OF CAMEROUN Peace

Plus en détail

Implémentation des systèmes de fichiers. Didier Verna. didier@lrde.epita.fr http://www.lrde.epita.fr/ didier. Systèmes d Exploitation

Implémentation des systèmes de fichiers. Didier Verna. didier@lrde.epita.fr http://www.lrde.epita.fr/ didier. Systèmes d Exploitation 1/25 Implémentation des systèmes de fichiers didier@lrde.epita.fr http://www.lrde.epita.fr/ didier 2/25 Table des matières 1 2 Méthodes d allocation 3 Implémentation des répertoires 4 Implémentation du

Plus en détail

Analyse de la complexité algorithmique (1)

Analyse de la complexité algorithmique (1) Analyse de la complexité algorithmique (1) L analyse de la complexité telle que nous l avons vue jusqu à présent nous a essentiellement servi à déterminer si un problème est ou non facile (i.e. soluble

Plus en détail

Synchronisation trame et estimation de phase aveugles pour les systèmes codés

Synchronisation trame et estimation de phase aveugles pour les systèmes codés Synchronisation trame et estimation de phase aveugles pour les systèmes codés Département Signal et Communications Encadrants: Sébastien Houcke Catherine Douillard Directeur de thèse: Ramesh Pyndiah Introduction

Plus en détail

Codes linéaires. Distance d un code linéaire

Codes linéaires. Distance d un code linéaire Distance d un code linéaire Un code binaire C est linéaire si la somme de deux mots quelconques du code est encore un mot du code : w 1, w 2 C, w 1 + w 2 C Un code linéaire est donc un sous-espace vectoriel

Plus en détail

ÉCOLE CENTRALE DE PÉKIN SCIENCES INDUSTRIELLES POUR L INGÉNIEUR

ÉCOLE CENTRALE DE PÉKIN SCIENCES INDUSTRIELLES POUR L INGÉNIEUR DM4 Page 北 航 中 法 工 程 师 学 院 ÉCOLE CENTRALE DE PÉKIN SCIENCES INDUSTRIELLES POUR L INGÉNIEUR Année académique 24-25 Devoir à la maison n 4 À rendre le vendredi 2 juin 25 Numéro d étudiant à 8 chiffres :

Plus en détail

ACCQ204 4 Jan. 2016. Cours 3. Définition 1 Pour tout entier r 2 un code de Hamming (binaire) a pour matrice de parité H r telle que : 1 0 1 0 1.

ACCQ204 4 Jan. 2016. Cours 3. Définition 1 Pour tout entier r 2 un code de Hamming (binaire) a pour matrice de parité H r telle que : 1 0 1 0 1. ACCQ4 4 Jan 6 Cours 3 Enseignant: Aslan Tchamkerten Crédit: Pierre de Sainte Agathe Code de Hamming Définition Pour tout entier r un code de Hamming (binaire) a pour matrice de parité H r telle que : H

Plus en détail

Codes Correcteurs d Erreurs Les codes binaires linéaires parfaits + Code de Hamming, + Code de Golay

Codes Correcteurs d Erreurs Les codes binaires linéaires parfaits + Code de Hamming, + Code de Golay Codes Correcteurs d Erreurs Les codes binaires linéaires parfaits + Code de Hamming, + Code de Golay November 12, 2008 Plan 1 2 Rappel : la borne de Hamming pour un code linéaire est t i=0 ( n i ) 2 n

Plus en détail

Commentaires Examen TS219 Codage Canal 2011-2012

Commentaires Examen TS219 Codage Canal 2011-2012 Commentaires Examen TS219 Codage Canal ENSEIRB-MATMECA / T2 2011-2012 Évolution de la moyenne à l examen de TS219 16 14 12 10 8 6 4 2 0 MOYENNE : 5,5 Moyenne TS219 Questions de cours Codage Questions n

Plus en détail

MAP-SIM2 : Planification de trajectoire

MAP-SIM2 : Planification de trajectoire MP-SIM : Planification de trajectoire sujet proposé par Nicolas Kielbasiewicz : nicolas.kielbasiewicz@ensta-paristech.fr 0 janvier 06 La planification de trajectoire consiste à déterminer une trajectoire,

Plus en détail

Prof.É.D.Taillard. Classification automatique @Prof. E. Taillard 1 EIVD, Informatique logiciel, 4 e semestre

Prof.É.D.Taillard. Classification automatique @Prof. E. Taillard 1 EIVD, Informatique logiciel, 4 e semestre INFORMATIQUE ORIENTATION LOGICIELS CLASSIFICATION AUTOMATIQUE Prof.É.D.Taillard Classification automatique @Prof. E. Taillard EIVD, Informatique logiciel, 4 e semestre CLASSIFICATION AUTOMATIQUE But :

Plus en détail

Lecture simple. Lecture simple par ligne. Exemple. Afin de lire tout le contenu du fichier

Lecture simple. Lecture simple par ligne. Exemple. Afin de lire tout le contenu du fichier Lecture simple Lecture simple par ligne ligne = fgetl(no_fichier, nombre_caracteres) Lit une ligne du fichier portant le numéro no_fichier nombre_caracteres est facultatif ; s il est entré, la lecture

Plus en détail

Théorie et codage de l information

Théorie et codage de l information Théorie et codage de l information Les codes linéaires - Chapitre 6 - Principe Définition d un code linéaire Soient p un nombre premier et s est un entier positif. Il existe un unique corps de taille q

Plus en détail

MATH-F-306 - Optimisation. Prénom Nom Note

MATH-F-306 - Optimisation. Prénom Nom Note MATH-F-306 Optimisation examen de 1 e session année 2009 2010 Prénom Nom Note Répondre aux questions ci-dessous en justifiant rigoureusement chaque étape, affirmation, etc. AUCUNE NOTE N EST AUTORISÉE.

Plus en détail

Théorie de l information

Théorie de l information Théorie de l information Exercices Dpt. Génie Electrique Théorie de l information T. Grenier Exercices A Exercice n A. Dans un processus d'automatisation, une source génère de façon indépendante quatre

Plus en détail

Accélération des opérateurs

Accélération des opérateurs Accélération des opérateurs Principe Tous les algorithmes que nous implémenterons en TP sur carte sont basés sur 4 opérations de base : Addition/Soustraction Multiplication Division MAC Accélérer l opérateur

Plus en détail

Estimation de la durée de vie résiduelle et optimisation de la maintenance prédictive : application à des véhicules industriels

Estimation de la durée de vie résiduelle et optimisation de la maintenance prédictive : application à des véhicules industriels Estimation de la durée de vie résiduelle et optimisation de la maintenance prédictive : application à des véhicules industriels Elias KHOURY 1 E. DELOUX 1, A. GRALL 1 et C. BERENGUER 2 1 Université de

Plus en détail

CHAPITRE VI : SYSTEME DE GESTION DE FICHIERS

CHAPITRE VI : SYSTEME DE GESTION DE FICHIERS 56 CHAPITRE VI : SYSTEME DE GESTION DE FICHIERS 6.1 INTRODUCTION : Afin de fournir un accès efficace et pratique au disque, le SE impose un système de gestion de fichiers (SGF) pour permettre de stocker,

Plus en détail

- Erreur de décalage : - Erreur d'échelle : - Erreur de linéarité :

- Erreur de décalage : - Erreur d'échelle : - Erreur de linéarité : G. Pinson - Physique Appliquée CA - B / B. Convertisseurs Analogique / umérique (CA) Analog To Digital Converter (ADC) Pleine échelle (full scale) : Mode unipolaire : PE (FS) = V max Mode bipolaire : PE

Plus en détail

Ecole Centrale Marseille 2006-2007 Electronique Numérique 1 ère année TDS

Ecole Centrale Marseille 2006-2007 Electronique Numérique 1 ère année TDS Ecole Centrale Marseille 2006-2007 Electronique Numérique 1 ère année TDS I. Conversions 1. Convertir de la base décimale en binaire :(27) 10 ; (12,3) 10 ; 2. On souhaite faire une mesure de distance entre

Plus en détail

Standards et systèmes de communication : Quelles contraintes sur les codes?

Standards et systèmes de communication : Quelles contraintes sur les codes? Standards et systèmes de communication : Quelles contraintes sur les codes? Orange Labs Pierre Pénard, Marie-Hélène Hamon Recherche & Développement 14/01/2010 Groupe France Télécom Sommaire Le codage correcteur

Plus en détail

Architecture des ordinateurs : Codage binaire et hexadécimal Arithmétique des processeurs (J1IN4001)

Architecture des ordinateurs : Codage binaire et hexadécimal Arithmétique des processeurs (J1IN4001) Architecture des ordinateurs : Codage binaire et hexadécimal Arithmétique des processeurs (J1IN4001) F. Pellegrini Université Bordeaux 1 Ce document est copiable et distribuable librement et gratuitement

Plus en détail

Lycée Louis Couffignal

Lycée Louis Couffignal CREMMEL Marcel Lycée Louis Couffignal STRASBOURG Les dspic sont des microcontroleurs 16 bits rapides avec des capacités de DSP (Digital Signal Processor) convenant ainsi à de nombreuses applications de

Plus en détail

Tas d oranges, cristaux et empilements de sphères

Tas d oranges, cristaux et empilements de sphères Tas d oranges, cristaux et empilements de sphères Denis uroux (CNRS - Ecole Polytechnique) 18 septembre 2000 Comment empiler efficacement des oranges? (ou tout autre fruit sphérique!) Objectif: obtenir

Plus en détail

Colloque «Télécommunicationsréseaux du futur et services»

Colloque «Télécommunicationsréseaux du futur et services» Colloque «Télécommunicationsréseaux du futur et services» DITEMOI Robustesse et efficacité pour la diffusion de contenu sur liens Internet sans fil Le problème et les objectifs du projet La consultation

Plus en détail

La Grille, moyen fondamental de l analyse

La Grille, moyen fondamental de l analyse Fiche méthodologie #1 La Grille, moyen fondamental de l analyse Cette rubrique présente des notes et documents publiés par Philippe Latour, enseignant au Master Géomarketing et stratégies territoriales

Plus en détail

Implémentation d un turbo codeur-décodeur appliqué pour le CDMA IS-2000 sur un circuit VLSI du type FPGA

Implémentation d un turbo codeur-décodeur appliqué pour le CDMA IS-2000 sur un circuit VLSI du type FPGA SETIT 2005 3 rd International Conference: Sciences of Electronic, Technologies of Information and Telecommunications March 27-31, 2005 TUNISIA Implémentation d un turbo codeur-décodeur appliqué pour le

Plus en détail

Le protocole Ethernet

Le protocole Ethernet Le protocole Ethernet Omar Cheikhrouhou enis01amor@yahoo.fr Département Informatique Omar Cheikhrouhou 1 Rappel (fonctionnalité de La couche liaison de données) La couche liaison de données assure un transit

Plus en détail

Le Langage VHDL. Plan. Les Composants Reprogrammables. Chapitre 3. Introduction SPLD CPLD FPGA Conclusion

Le Langage VHDL. Plan. Les Composants Reprogrammables. Chapitre 3. Introduction SPLD CPLD FPGA Conclusion Le Langage VHDL Chapitre 3 Les Composants Reprogrammables Plan Introduction SPLD CPLD FPGA Conclusion 2 1 Introduction Objectifs Nous allons succinctement étudier les principales architectures et technologies

Plus en détail

Le tour de cartes - Détection et correction des erreurs

Le tour de cartes - Détection et correction des erreurs Le tour de cartes - Détection et correction des erreurs Objectif : Comprendre le principe de détection et de correction d erreurs lors de la transmission d une information numérique. Compétences : Utiliser

Plus en détail

Compression numérique. Image fixe (et vidéo)

Compression numérique. Image fixe (et vidéo) Compression numérique Image fixe (et vidéo) 1 Contexte Codage ou compression des images numériques Réduc:on de la quan:té d éléments binaires représentant l informa:on (image, vidéo) Taux de comp. = Qté

Plus en détail

TD Réseau Les codes correcteurs et les codes détecteurs. Claude Duvallet

TD Réseau Les codes correcteurs et les codes détecteurs. Claude Duvallet TD Réseau Les codes correcteurs et les codes détecteurs Claude Duvallet Matrise Informatique Année 2003-2004 Année 2003-2004 p.1/22 Présentation (1) Pourquoi? Des canaux de transmission imparfait entraînant

Plus en détail

4D Server v12 64-bits VERSION BETA

4D Server v12 64-bits VERSION BETA VERSION BETA 4D Server v12 prend désormais en charge les systèmes d exploitation Windows 64 bits. La technologie 64 bits a pour principaux avantages d améliorer les performances globales des applications

Plus en détail

ENSIL Troisième Année ELT

ENSIL Troisième Année ELT IFORMATIQUE APPLIQUEE TD1 Dans le cadre de ces TD, nous procédons à la simulation d'un système de télécommunication numérique. Cette opération va nous permettre d'étudier la performance du système sous

Plus en détail

Electronique des composants et systèmes

Electronique des composants et systèmes Université Constantine II Electronique des composants et systèmes Cours de L1 -TRONC COMMUN DOMAINE MATHEMATIQUES INFORMATIQUE Université Constantine 2 Le../01/2013 Les Microprocesseurs-partie2 8. Amélioration

Plus en détail

Techniques de synchronisatio. communications numériques

Techniques de synchronisatio. communications numériques n pour les communications numériques ENST-Bretagne Département Signal et Communication 1/13 Sommaire La synchronisation dans les communications numériques Présentation du contexte Hypothèses sur les perturbations

Plus en détail

TD 2 - Les codes correcteurset les codes détecteurs d erreurs

TD 2 - Les codes correcteurset les codes détecteurs d erreurs TD 2 - Les codes correcteurs et les codes détecteurs d erreurs Claude Duvallet Université du Havre UFR Sciences et Techniques 25 rue Philippe Lebon - BP 540 76058 LE HAVRE CEDEX Claude.Duvallet@gmail.com

Plus en détail

lso/cei 11172-1 NORME INTERNATIONALE

lso/cei 11172-1 NORME INTERNATIONALE NORME NTERNATONALE lso/ce 11172-1 Première édition 1993-08-01 Technologies de l information - Codage de l image animée et du son associé pour les supports de stockage numérique jusqu à environ 1,5 Mbit/s

Plus en détail

Ax = b iff (B + N) x N

Ax = b iff (B + N) x N Chapitre 3 Algorithme du simplexe 3.1 Solution de base admissible P en forme standard. A = (a 1,...,a n ) Hypothèse : n m (plus de variables que d équations) et rg(a)=m (pas d équation inutile). Donc après

Plus en détail

GPA777 Introduction au génie logiciel

GPA777 Introduction au génie logiciel Université du Québec École de technologie supérieure Département de génie de la production automatisée GPA777 Introduction au génie logiciel Chapitre 6 Validation des logiciels Copyright, 2000 Tony Wong,

Plus en détail

La gestion de la mémoire

La gestion de la mémoire La gestion de la mémoire 1. Rôle Le gestionnaire de mémoire est un sous-ensemble du système d exploitation. Son rôle est de partager la mémoire entre l O.S. et les diverses applications. Le terme «mémoire»

Plus en détail

Comment améliorer la capacité et la rapidité d'accès à la mémoire centrale?

Comment améliorer la capacité et la rapidité d'accès à la mémoire centrale? Hiérarchie mémoire Comment améliorer la capacité et la rapidité d'accès à la mémoire centrale? 6. 1 Tous les programmes que l on exécute et toutes les données auxquelles on accède doivent être «chargés»

Plus en détail

MICROPROCESSEUR. Nous prendrons comme exemple les processeurs Intel (qui sont le plus souvent utilisés dans les machines actuelles).

MICROPROCESSEUR. Nous prendrons comme exemple les processeurs Intel (qui sont le plus souvent utilisés dans les machines actuelles). MICROPROCESSEUR Le cerveau d un ordinateur est le microprocesseur, parfois appelé CPU ou tout simplement processeur. Le processeur effectue les calculs nécessaires au fonctionnement de l ordinateur et

Plus en détail

Guide pour l Installation des Disques Durs SATA et la Configuration RAID

Guide pour l Installation des Disques Durs SATA et la Configuration RAID Guide pour l Installation des Disques Durs SATA et la Configuration RAID 1. Guide pour l Installation des Disques Durs SATA... 2 1.1 Installation de disques durs Série ATA (SATA)... 2 2. Guide de Configurations

Plus en détail

Exercice 1 : (3 points)

Exercice 1 : (3 points) Institut National d Informatique 15/12/2002 Durée : 2 heures Documents non autorisés EMD1 de Structure Machine Exercice 1 : (3 points) On dispose d une machine où les nombres sont représentés sur 16 bits

Plus en détail

THEME 2 : L ARCHITECTURE D UN ORDINATEUR. Dossier 1. Objectifs

THEME 2 : L ARCHITECTURE D UN ORDINATEUR. Dossier 1. Objectifs Architecture Matérielle des Systèmes informatiques. S1S1 BTS Informatique de Gestion 1 ère année THEME 2 : L ARCHITECTURE D UN ORDINATEUR Dossier 1 Les différentes formes de mémoire. Objectifs Connaître

Plus en détail

Table des matières. Pocket Memo enregistreur de dictée série 6000 4. Pocket Memo enregistreur de dictée série 7000 6.

Table des matières. Pocket Memo enregistreur de dictée série 6000 4. Pocket Memo enregistreur de dictée série 7000 6. Dictée La dictée à une nouvelle dimension Améliorez votre productivité avec l enregistreur de dictée Philips Pocket Memo séries 6000 et 7000, l enregistreur de réunion, le kit de dictée et de transcription

Plus en détail

EXERCICE 1. Corrigé ECRICOME Eco 2012 par Pierre Veuillez

EXERCICE 1. Corrigé ECRICOME Eco 2012 par Pierre Veuillez Corrigé ECRICOME Eco par Pierre Veuillez EXERCICE (M 3 (R), +,.) désigne l espace vectoriel des matrices carrées d ordre 3 à coeffi cients réels. Deux matrices A et B de M 3 (R) étant données, on suppose

Plus en détail

Schéma de compression vidéo

Schéma de compression vidéo Plan Schéma de compression vidéo G. Laroche 04/0/2006 Introduction Étapes de compression Codage du résiduel Calcul du résiduel Autres étapes Conclusion Questions Plan Introduction Qu est ce qu un codec

Plus en détail

Apprentissage Automatique Numérique

Apprentissage Automatique Numérique Apprentissage Automatique Numérique Loïc BARRAULT Laboratoire d Informatique de l Université du Maine (LIUM) loic.barrault@lium.univ-lemans.fr 16 septembre 2015 1/42 Problème classique Automatique Autre

Plus en détail

Conclusions et Perspectives

Conclusions et Perspectives 8 Conclusions et Perspectives Ce chapitre conclut la thèse en donnant un bilan du travail effectué et les perspectives envisageables au terme de cette recherche. Nous rappelons tout d abord les principales

Plus en détail

Ecole des Mines de Nantes. Rappels. Rappels : Portes logiques. Rappels : Simplifications d équations. FI3a : module 12E électronique numérique

Ecole des Mines de Nantes. Rappels. Rappels : Portes logiques. Rappels : Simplifications d équations. FI3a : module 12E électronique numérique Ecole des Mines de Nantes FI3a : module 12E électronique numérique Rappels 06/09/2004 R. Berny - Subatech 1 Rappels : Portes logiques 06/09/2004 R. Berny - Subatech 2 Rappels : Simplifications d équations

Plus en détail

Le spectre d implémentation

Le spectre d implémentation Architectures reconfigurables (FPGA) et spécialisation d instructions Daniel Etiemble de@lri.fr Le spectre d implémentation Microprocesseur Matériel Reconfigurable ASIC ASIC Haute performance dédié à l

Plus en détail

Architecture de liaisons optiques à 10 Gbit/s

Architecture de liaisons optiques à 10 Gbit/s Architecture de liaisons optiques à 10 Gbit/s Émilie Camisard Cas à traiter 2 NR distants de 150 km Équipements gamme métro ou intermédiaire 2 NR distants de 500 km Utiliser plusieurs fois la solution

Plus en détail

U2 MATHÉMATIQUES POUR L INFORMATIQUE

U2 MATHÉMATIQUES POUR L INFORMATIQUE Brevet de Technicien Supérieur SERVICES INFORMATIQUES AUX ORGANISATIONS U2 MATHÉMATIQUES POUR L INFORMATIQUE U21 MATHÉMATIQUES Cette unité d'enseignement se décline en six modules spécifiques : Arithmétique

Plus en détail

Fabien DONIUS, Nicolas GRILL, Chérine KAMEL, Selim MILED - Ing1 Gr4 ANALYSE MATHEMATIQUE GOLAY (24,12,8) Les codes correcteurs d erreur

Fabien DONIUS, Nicolas GRILL, Chérine KAMEL, Selim MILED - Ing1 Gr4 ANALYSE MATHEMATIQUE GOLAY (24,12,8) Les codes correcteurs d erreur Fabien DONIUS, Nicolas GRILL, Chérine KAMEL, Selim MILED - Ing1 Gr4 ANALYSE MATHEMATIQUE GOLAY (24,12,8) Les codes correcteurs d erreur 2 I. Génération des matrices : Le code de Golay, comme le code de

Plus en détail

Codes correcteurs d erreurs

Codes correcteurs d erreurs Codes correcteurs d erreurs 1 Partie théorique 1.1 Définition Un code correcteur est une technique de codage de l information basée sur la redondance, qui vise à détecter et corriger des éventuelles erreurs

Plus en détail

Codage/Décodage Vidéo Considérations sur l implantation matérielle

Codage/Décodage Vidéo Considérations sur l implantation matérielle Codage/Décodage Vidéo Considérations sur l implantation matérielle Lirida Alves de Barros Naviner Département Communications et Electronique lirida.naviner@telecom-paristech.fr Codage d Images Compression

Plus en détail

Module ER 23 SYNTHSE LOGIQUE VHDL Technologie: Circuits logiques programmables

Module ER 23 SYNTHSE LOGIQUE VHDL Technologie: Circuits logiques programmables Module ER 23 SYNTHSE LOGIQUE VHDL Technologie: Circuits logiques programmables RECONFIGURABLES I. Généralités I.1. Présentation I. 2. Pourquoi des circuits programmables? I. 3. Classification des circuits

Plus en détail

LES CAPTEURS INFRAROUGE ET ULTRASONIQUE

LES CAPTEURS INFRAROUGE ET ULTRASONIQUE I - Introduction. Une éolienne est un véritable système automatisé, pour assurer un bon fonctionnement, il faut connaître en permanence le sens, la force du vent. Dans les systèmes techniques, les utilisateurs

Plus en détail

Baccalauréat technologique annale zéro

Baccalauréat technologique annale zéro éduscol Baccalauréat technologique STI2D Enseignements technologiques transversaux Baccalauréat technologique annale zéro Annale zéro n 2 (Coefficient 8 Durée 4 heures) Aucun document autorisé Calculatrice

Plus en détail

Optimisation du choix des éléments vitrés dans la construction

Optimisation du choix des éléments vitrés dans la construction Optimisation du choix des éléments vitrés dans la construction Flavio Foradini windays 2015 Bienne certifications Strategic && bilans bilans écologiques thinking et in et énergétiques sustainable de de

Plus en détail

Chapitre 4 : RÉGRESSION

Chapitre 4 : RÉGRESSION Chapitre 4 : RÉGRESSION 4.3 Régression linéaire multiple 4.3.1 Equation et Estimation 4.3.2 Inférence 4.3.3 Coefficients de détermination 4.3.4 Spécifications Régression linéaire multiple 1 / 50 Chapitre

Plus en détail

AA2 - Projet informatique

AA2 - Projet informatique AA2 - Projet informatique Jean-Baptiste Vioix (jean-baptiste.vioix@iut-dijon.u-bourgogne.fr) IUT de Dijon-Auxerre - LE2I http://jb.vioix.free.fr 1-15 Introduction Fonctionnement du module Le but de ce

Plus en détail

Au menu. Cours 7: Classes Probabilistes. Application : Calcul de la médiane. Sous menu. Retours sur quelques algorithmes.

Au menu. Cours 7: Classes Probabilistes. Application : Calcul de la médiane. Sous menu. Retours sur quelques algorithmes. Au menu Cours 7: Classes Probabilistes Olivier Bournez bournez@lix.polytechnique.fr LIX, Ecole Polytechnique Retours sur quelques algorithmes Quelques résultats INF561 Algorithmes et Complexité 1 2 Sous

Plus en détail

Impact des mémoires flash sur la gestion de données

Impact des mémoires flash sur la gestion de données Impact des mémoires flash sur la gestion de données Brice Chardin brice.chardin@ensma.fr LIAS, ISAE-ENSMA Introduction Introduction «Tape is dead, disk is tape, flash is disk» [Gray, 2006] Popularisation

Plus en détail

CONTEXTE PROJET (1) FINANCEMENT DASSAULT/SEXTANT POUR PRE-ETUDE SELECTION ALCATEL ESPACE SUITE A CONSULTATION MI-1994 DEMARRAGE ETUDE : MARS 95

CONTEXTE PROJET (1) FINANCEMENT DASSAULT/SEXTANT POUR PRE-ETUDE SELECTION ALCATEL ESPACE SUITE A CONSULTATION MI-1994 DEMARRAGE ETUDE : MARS 95 CONTEXTE PROJET (1) FINANCEMENT DASSAULT/SEXTANT POUR PRE-ETUDE SELECTION ALCATEL ESPACE SUITE A CONSULTATION MI-1994 DEMARRAGE ETUDE : MARS 95 RDP : JUIN 96 MI SPOT5 : FEVRIER 99 MV SPOT5 : FEVRIER 2000

Plus en détail

Systèmes de gestion de bases de données

Systèmes de gestion de bases de données Systèmes de gestion de bases de données Supports de stockage P. Rigaux Cnam, dépt. informatique April 1, 2015 PR (Cnam, dépt. info) Systèmes de gestion de bases de données April 1, 2015 1 / 1 Techniques

Plus en détail

Solutions Laboratoires

Solutions Laboratoires Solutions Laboratoires Créons le Bien-Être Solutions Laboratoires Des espaces de travail sûrs et fonctionnels pour les professionnels des laboratoires. 2 Les solutions Halton Vita offrent une gestion intelligente

Plus en détail

Le problème des multiplications matricielles enchaînées peut être énoncé comme suit : étant

Le problème des multiplications matricielles enchaînées peut être énoncé comme suit : étant Licence informatique - L Année 0/0 Conception d algorithmes et applications (LI) COURS Résumé. Dans cette cinquième séance, nous continuons l exploration des algorithmes de type Programmation Dynamique.

Plus en détail

CONVERSION DE DONNEES

CONVERSION DE DONNEES CONVERSION DE DONNEES Baccalauréat Sciences de l'ingénieur A1 : Analyser le besoin A2 : Composants réalisant les fonctions de la chaîne d information B1 : Identifier la nature de l'information et la nature

Plus en détail

QUELS TESTS CHOISIR?

QUELS TESTS CHOISIR? QUELS TESTS CHOISIR? Pr évaluer les Vitesses Maximales Aérobies (VMA) de leurs élèves, les enseignants ont le choix entre plusieurs types de test. Chacun d'entre eux présente des avantages et des inconvénients

Plus en détail

UFR Mathématique et Informatique S5 Printemps 2010. TD Révisions R&P

UFR Mathématique et Informatique S5 Printemps 2010. TD Révisions R&P Université de Strasbourg L3 Informatique UFR Mathématique et Informatique S5 Printemps 2010 TD Révisions R&P Partie I On considère une connexion TCP entre 2 machines MA et MB. Le RTT, supposé constant,

Plus en détail

Méthodes de Résolution de problèmes En Intelligence Artificielle

Méthodes de Résolution de problèmes En Intelligence Artificielle Méthodes de Résolution de problèmes En Intelligence Artificielle Résolution de Problèmes et Intelligence Artificielle Résoudre des puzzles Jouer aux échecs Faire des mathématiques Et même conduire une

Plus en détail

Machines de Turing. Chapitre 14 14.1. DÉFINITION ET FONCTIONNEMENT

Machines de Turing. Chapitre 14 14.1. DÉFINITION ET FONCTIONNEMENT Chapitre 4 Machines de Turing Dans ce chapitre on présente un modèle de calcul introduit dans les années 3 par Turing, les machines de Turing. Ces machines formalisent la notion de calculabilité. La thèse

Plus en détail

Région de saturation V GS4 V GS3 V GS2 V GS1 -V DS

Région de saturation V GS4 V GS3 V GS2 V GS1 -V DS Transistor MO - introduction à la logique Transistor MO - introduction à la logique I. PARTI THORIQU I.1. Constitution et fonctionnement du transistor MO Un transistor MO (Metal Oxyde emiconducteur) est

Plus en détail

LE LANGAGE C ADAPTÉ AU MICROCONTRÔLEURS

LE LANGAGE C ADAPTÉ AU MICROCONTRÔLEURS LE LANGAGE C ADAPTÉ AU MICROCONTRÔLEURS 1. PRÉSENTATION. Le langage C a fait son apparition en 1972 pour le développement du système d exploitation Unix. Il est devenu un standard de la norme ANSI en 1983.

Plus en détail

14èmes RENCONTRES RDE_National Paris Lundi 1er octobre 2012 FPGA et codage du temps

14èmes RENCONTRES RDE_National Paris Lundi 1er octobre 2012 FPGA et codage du temps 14èmes RENCONTRES RDE_National Paris Lundi 1er octobre 2012 FPGA et codage du temps David HEURTEAU (david.heurteau@u-psud.fr) Robert SELLEM (robert.sellem@u-psud.fr) Fédération de Recherche LUMAT (DTPI)

Plus en détail

Rappels (1) Objectif et plan. Rappels (2) On considère le problème modèle, supposé bien posé, Chercher uh V h tel que (1) a(u, v) = b(v)

Rappels (1) Objectif et plan. Rappels (2) On considère le problème modèle, supposé bien posé, Chercher uh V h tel que (1) a(u, v) = b(v) Rappels (1) On considère le problème modèle, supposé bien posé, { Chercher u V tel que a(u, v) = b(v) v V (1) Éléments finis en 2D Alexandre Ern ern@cermics.enpc.fr http://cermics.enpc.fr/cours/cs (V Hilbert,

Plus en détail

Les Réseaux de Neurones avec

Les Réseaux de Neurones avec Les Réseaux de Neurones avec Au cours des deux dernières décennies, l intérêt pour les réseaux de neurones s est accentué. Cela a commencé par les succès rencontrés par cette puissante technique dans beaucoup

Plus en détail

PRODUCT INFORMATION INTERROLL ROLLERDRIVE EC310 LE CONVOYAGE INTELLIGENT PAR DÉFINITION

PRODUCT INFORMATION INTERROLL ROLLERDRIVE EC310 LE CONVOYAGE INTELLIGENT PAR DÉFINITION PRODUCT INFORMATION INTERROLL ROLLERDRIVE EC310 LE CONVOYAGE INTELLIGENT PAR DÉFINITION LA MANUTENTION DE CHARGES EVOLUTION DANS LA SOLUTION INTERROLL ROLLERDRIVE EC310 Les avantages de la Solution RollerDrive

Plus en détail

Communications Numériques par Fibre Optique

Communications Numériques par Fibre Optique Université Mohammed Premier École Nationale des Sciences Appliquées d Oujda Cours de la 5 ème Année : Cycle d Ingénieurs Module 5M4 Version 1.0 (Septembre 2009) Communications Numériques par Fibre Optique

Plus en détail

codage correcteur d erreurs convolutionnel 1. Définition...2 2. représentation en treillis...3 3. Décodage : algorithme de Viterbi...3 4.

codage correcteur d erreurs convolutionnel 1. Définition...2 2. représentation en treillis...3 3. Décodage : algorithme de Viterbi...3 4. codage correcteur d erreurs convolutionnel. éfinition.... représentation en treillis...3 3. écodage : algorithme de Viterbi...3 4. istance libre...5 5. iagramme d état. Fonction de transfert...5 6. écodage

Plus en détail

Plus courts chemins, programmation dynamique

Plus courts chemins, programmation dynamique 1 Plus courts chemins, programmation dynamique 1. Plus courts chemins à partir d un sommet 2. Plus courts chemins entre tous les sommets 3. Semi-anneau 4. Programmation dynamique 5. Applications à la bio-informatique

Plus en détail

3.2 Constituants d un système. Capteur à ultrasons Capteur de présence

3.2 Constituants d un système. Capteur à ultrasons Capteur de présence - Société & développement durable - Technologie - Communication 3.2.3 Acquisition et codage de l information 1 Introduction Anémomètre Capteur solaire Capteur à ultrasons Capteur de présence Capteur de

Plus en détail

Améliorez votre efficacité avec une productivité maximale et un minimum de travail

Améliorez votre efficacité avec une productivité maximale et un minimum de travail >> ELO DocXtractor II FORM La solution complète pour un traitement rapide des formulaires Améliorez votre efficacité avec une productivité maximale et un minimum de travail Dès son installation, ELO DocXtractor

Plus en détail

Ordonnancement temps réel multiprocesseur pour la réduction de la consommation énergétique des systèmes embarqués

Ordonnancement temps réel multiprocesseur pour la réduction de la consommation énergétique des systèmes embarqués Soutenance de thèse Ordonnancement temps réel multiprocesseur pour la réduction de la consommation énergétique des systèmes embarqués Vincent LEGOUT Directeurs de thèse : Laurent PAUTET, Mathieu JAN CEA

Plus en détail

PARTIE 1 : STRUCTURE ET PRINCIPE DE FONCTIONNEMENT D UN SYSTEME A MICROPROCESSEUR PARTIE 2 : LES MICROCONTROLEURS PIC PARTIE 1

PARTIE 1 : STRUCTURE ET PRINCIPE DE FONCTIONNEMENT D UN SYSTEME A MICROPROCESSEUR PARTIE 2 : LES MICROCONTROLEURS PIC PARTIE 1 1 GÉNÉRALITÉS PARTIE 1 Un microprocesseur est un circuit intégré complexe caractérisé par une très grande intégration. Il est conçu pour interpréter et exécuter de façon séquentielle les instructions d'un

Plus en détail

Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86

Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86 Portage de l architecture sécurisée CryptoPage sur un microprocesseur x86 Guillaume Duc Ronan Keryell Département Informatique École Nationale Supérieure des Télécommunications de Bretagne Symposium en

Plus en détail

Capacité d un canal Second Théorème de Shannon. Théorie de l information 1/34

Capacité d un canal Second Théorème de Shannon. Théorie de l information 1/34 Capacité d un canal Second Théorème de Shannon Théorie de l information 1/34 Plan du cours 1. Canaux discrets sans mémoire, exemples ; 2. Capacité ; 3. Canaux symétriques ; 4. Codage de canal ; 5. Second

Plus en détail

Distance et classification. Cours 4: Traitement du signal et reconnaissance de forme

Distance et classification. Cours 4: Traitement du signal et reconnaissance de forme Distance et classification Cours 4: Traitement du signal et reconnaissance de forme Plan Introduction Pré-traitement Segmentation d images Morphologie mathématique Extraction de caractéristiques Classification

Plus en détail

Contexte général. Gestion du temps dans les applications réparties. Plan. Introduction

Contexte général. Gestion du temps dans les applications réparties. Plan. Introduction Contexte général Gestion du temps dans les applications réparties Communication par messages, pas de mémoire partagée Pas d horloge globale Chaque site a sa propre horloge Les horloges peuvent dériver

Plus en détail

Chapitre 11: Technologie et Hiérarchie mémoire

Chapitre 11: Technologie et Hiérarchie mémoire Chapitre 11: Technologie et Hiérarchie mémoire M. Dubacq IUT de Villetanneuse 2008 2009 2/22 Caractéristiques principales de la mémoire > Méthode d accès : Séquentiel : accès successif à tous les emplacements,

Plus en détail