Architecture et micro-architecture des processeurs

Transcription

1 Sheet numer 1 Architecture et micro-rchitecture des processeurs Bernrd Goossens Sheet numer 1

2 Sheet numer 2 Sheet numer 2

3 Sheet numer 3 Je dédie ce livre à l mémoire de Louis Nolin, mon mître. Sheet numer 3

4 Sheet numer 4 Sheet numer 4

5 Sheet numer 5 Préfce de Jen-Luc Gudiot Professeur à University of Cliforni, Irvine (UCI) Une fois de plus, l rchitecture des ordinteurs se trouve à une croisée des chemins. Le succès du modèle RISC et les progrès pportés pr les modèles supersclires nous ont donné des mchines individuelles ussi puissntes que ce qui étit considéré comme un superordinteur il y seulement quelques nnées. Ce spectculire gin de performnce n été possile qu en cominnt les vncées technologiques (comme l rélistion de circuits VLSI vec une finesse de grvure sumicronique) à de nouveux modèles de mémoires (à l RAMBUS), à des strtégies modernes d orgnistion, insi qu à des rchitectures innovntes. Cependnt, plusieurs pproches rchitecturles sont en compétition pour les processeurs du futur, llnt de mchines supersclires à réordonnncement dynmique de degré élevé, ux concepts VLIW (Very Long Instruction Word) et EPIC (Explicitly Prllel Instruction Computing). Il est intéressnt de remrquer que des pproches hier totlement imprticles pour des risons de restriction de ressources mtérielles sont soudin devenues rélistes, voire nécessires, lors que des constructions complexes du pssé sont devenues osolètes sns doûte pr le seul fit de l profusion de ressources. C est cette jungle de mchines, de techniques rchitecturles et d implnttions existntes que Bernrd Goossens vient mettre en ordre en se snt sur le principe selon lequel l rchitecture des ordinteurs ne peut exister pour elle-même, étnt fermement ncrée ux technologies d implnttion. Il s est insi efforcé de vous emmener vous, le lecteur, pour un voyge prtnt du plus profond de l implnttion, u niveu des trnsistors, et mennt ux concepts rchitecturux les plus vncés, pour décrire l microrchitecture d un puissnt microprocesseur d ujourd hui. Cette pproche et l ccent mis sur l compréhension des couches sses de l construction donnent à l ouvrge un crctère unique, très pédgogique et même, d une certine fçon, divertissnt. L uteur commence s description en construisnt une hypothétique mchine typique, comprle à celle qui nous est fmilière et qui est devenu un produit de consom- Sheet numer 5

6 Sheet numer 6 mtion cournte. Il fit insi llusion à l interction entre les divers éléments (processeur, mémoire et différents contrôleurs), ux stndrds des composnts mémoires et des us d interconnexion, à l structure des entrées-sorties et à l fonctionnlité glole telle qu elle est perçue pr l utilisteur, décrivnt pr exemple l suite des événements internes qui interviennent à l suite d un déplcement rusque et létoire de l souris. Cel met certinement en ppétit pour les deux chpitres qui suivent: une description exhustive des principes ctuels de conception des circuits et de l fçon dont les trnsistors CMOS peuvent être tout d ord optimlement utilisés pour construire les portes usuelles et ensuite ssemlés en circuits de complexité vrile (tels que les dditionneurs, les contrôleurs, les mémoires, etc.). Ce chpitre montre ussi l orgnistion des contrôleurs de mémoire cche vec un dmirle luxe de détils, insi que l orgnistion complète d un processeur simple. Les chpitres suivnts s ppuient sur ces connissnces fondmentles et décrivent d ord un jeu d instructions (Instruction Set Architecture, l mchine telle que l perçoit le progrmmeur ou le concepteur de compilteur) et l optimistion d un ensemle d instructions dns un microprocesseur moderne. L uteur introduit ensuite un exemple d implnttion (micro-rchitecture) du processeur insi défini et de son système mémoire. Ce fut un honneur d écrire cette préfce. Entre utre, j i pris un immense plisir à lire le mnuscrit. Les exercices judicieusement disséminés dns le texte sont perspicces et en même temps incitent à l réflexion. Le livre de Bernrd Goossens vient à propos et profiter ux étudints comme ux prticiens de l rchitecture des ordinteurs. Jen-Luc Gudiot. Sheet numer 6

7 Sheet numer 7 Tle des mtières Préfce Remerciements Avnt-propos v xi xiii 1 : Introduction 1 1 L crte mère d un PC L exécution d un progrmme sur un PC L interction entre logiciel et mtériel L structure du livre : Des trnsistors ux portes 17 1 Les trnsistors Le trnsistor nmos Le trnsistor pmos L porte de trnsfert CMOS Les portes logiques L logique complémentire ou le pssge de constntes Les portes de trnsmission ou l trnsmission de vriles L logique dynmique Les séprteurs: verrous et scules Les cellules mémoire Représenttion symolique des opérteurs élémentires Sheet numer 7

8 Sheet numer 8 viii Tle des mtières 3 : Des portes ux circuits 47 1 Les opértions logiques Les fonctions ooléennes à plus de deux vriles L extension du multiplexeur Les comprteurs Les opértions rithmétiques Le décodeur Le codeur L dditionneur L incrémenteur Le décrémenteur Le décleur Les opértions de séprtion L extension des portes de trnsfert L extension des verrous L extension des scules Verrous et registres de séprtion Les opértions de mémoristion L extension des verrous-d L extension des cellules de mémoire L mémoire ssocitive L mémoire à doule ccès Les registres L représenttion symolique des circuits sttiques L composition des circuits Une mémoire d octets Une mémoire de mémoires ssocitives Un chemin de données Les cches Un petit processeur et son lngge mchine Le processeur LUC Le lngge mchine LUC Les instructions du premier groupe Les instructions du deuxième groupe Les instructions du troisième groupe Exemple de progrmme LUC L extrction des instructions LUC L lecture des registres L constitution de l dresse de lecture/écriture en mémoire de donnée L sélection des sources de l oîte à opértion L écriture du résultt en registre ou en mémoire Projet Présenttion Syntxe Exemples Sémntique Sheet numer 8

9 Sheet numer 9 Tle des mtières ix 9.5 Trduction Exécution Utilistion des outils LUC : L rchitecture d un processeur Les éléments du lngge mchine Le contrôle des progrmmes Les données Les zones de mémoristion des vriles Le prllélisme de données Le prllélisme d instructions Le jeu d instructions Le jeu d instructions entières Le jeu d instructions systèmes Le jeu d instructions flottntes Le jeu d instructions vectorielles entières Le jeu d instructions vectorielles flottntes L rchitecture EPIC Prllélisme d instructions: déroulge de oucles Le pipeline logiciel : L micro-rchitecture d un processeur spécultif Un processeur composé de mchines concurrentes L mchine d extrction L prédiction des suts Le renommge des registres Les mchines d exécutions Le tritement des instructions prédictives Le tritement des instructions de sut Le tritement des instructions d ccès mémoire Le tritement des instructions de clculs entiers Le tritement des instructions de clculs flottnts Le tritement des instructions de chrgements vectoriels Le tritement des instructions de clculs vectoriels entiers Le tritement des instructions de clculs vectoriels flottnts Le tritement des instructions de trnsferts inter-types Le cdencement de l micro-rchitecture Le cdencement de l mchine d extrction Le pipeline du processeur Extensiilité du degré supersclire Projet de TER (Techniques d Études et de Recherches) : L mémoire L rchitecture de l mémoire Sheet numer 9

10 Sheet numer 10 x Tle des mtières 1.1 De l mémoire théorique à l mémoire virtuelle De l mémoire virtuelle à l mémoire réelle L trduction d une dresse virtuelle en dresse réelle Les trductions inchevées: défut de pge et dresse invlide Le contrôle de l vlidité de l ccès L ccélértion des trductions L mise en plce de l hiérrchie des tles et son évolution L micro-rchitecture de l mémoire physique L hiérrchistion de l mémoire réelle L performnce des cches Petit cche à deux niveux ou grnd cche à un niveu? L ccès mémoire du processeur L trduction des dresses dns le processeur Le tritement non loqunt de l échec L modifiction dns un cche de données Le processeur et son environnement Le démrrge de l ordinteur Index 353 Sheet numer 10

11 Sheet numer 11 Remerciements Je tiens à remercier mes qutre relecteurs qui ont tous effectué un trvil que je sis ingrt: lire de multiples fois, à différents niveux, le même texte pour tenter d en déceler les différents types d erreurs. Pr ordre lphétique: Jen-Luc Gudiot, Professeur à l Université de Cliforni Irvine (UCI) qui m en outre fit l mitié, mis surtout l honneur, d ccepter de préfcer l ouvrge. Bernrd Lecussn, Professeur à SupAéro, qui gentiment ccepté que je présente son enfnt, le petit processeur LUC3 comme illustrtion et synthèse du chpitre sur l circuiterie. Dniel Litize, Professeur à Toulouse. Murice Mrgenstern, Professeur à Metz, qui en plus de ce pensum été dès l origine à mes côtés sur ce projet de longue hleine. Je remercie églement André Seznec, Directeur de recherche à l IRISA, pour voir relu un mnuscrit ntérieur. Ses remrques ont fortement influencé l spect de ce livre. Je remercie ussi Dniel Etiemle, Professeur à l université de Toronto, de l intérêt qu il mnifesté pour cet ouvrge et de son expertise sur le chpitre des trnsistors. Je remercie encore Dniel Kro, Directeur de recherche u CNRS et Directeur du LIAFA-Pris 7, et Michel Morvn, Professeur à l ENS Lyon, tous deux codirecteurs de collection chez Springer-Frnce, pour l confince qu ils m ont constmment ccordée concernnt ce projet éditoril. Je remercie enfin l correctrice de Springer-Frnce pour son trvil méticuleux (moi qui croyis mîtriser le frnçis). Sheet numer 11

12 Sheet numer 12 Sheet numer 12

13 Sheet numer 13 Avnt-propos Vous qui pssez pr ces lignes, cheteur potentiel, en quoi ce livre peut-il vous être utile? Si vous êtes simple utilisteur de l ordinteur, surfeur sur l Internet, médecin utilisteur du logiciel de gestion de votre cinet ou encore pssionné de jeux vidéos 3D, le fonctionnement précis de votre mchine ne peut relever que de l curiosité. Cet ouvrge v lors très certinement ien u-delà de votre ttente. En revnche, si vous êtes informticien de métier, ou pprenti, lors tout ou prtie de ce livre vous est indispensle. Même si pr le pssé vous vez reçu une formtion en rchitecture, il y fort à prier pour que vos connissnces ne soient plus d ctulité. Même si, étudint que vous êtes, vous n vez ps l mition de trviller dns le domine des mchines, mis de vous spéciliser dns le logiciel de hut niveu, vous ne pouvez fire l impsse sur le mtériel, u risque de ne ps très ien comprendre comment s exécute un progrmme. Enfin, si vous êtes, ou rêvez de devenir, concepteur de processeurs ou de logiciels de s niveux, pr exemple de compilteurs ou de systèmes d exploittion, l connissnce de tout ce qui se trouve dns ce livre et même u-delà, vous est indispensle. Ce livre est sudivisé de mnière à former le mtériu de se de trois cours sur le mtériel. L introduction est un survol rpide de l structure et du fonctionnement de l environnement d un processeur dns une mchine de type PC. Cette entrée en mtière peut servir d initition à l informtique côté mtériel soit une ou deux leçons de niveu DEUG. Cet ouvrge comprend ensuite deux chpitres qui peuvent former un cours de circuiterie. De fçon scendnte, en prtnt des trnsistors, on construit un processeur rudimentire. En implntnt le processeur en circuits, on peut se fire une idée très précise de l exécution d un progrmme en mchine. Le lngge mchine que le processeur définit permet de fire le lien vec les lngges évolués que tout informticien mnipule. Le pulic visé est l ensemle des étudints en informtique. Un cours de ce type dure environ un semestre (une trentine d heures de cours et utnt d exercices; cette prtie s chève pr l description précise d un sujet de projet de synthèse). Sheet numer 13

14 Sheet numer 14 Une fois ce premier plier frnchi, le livre propose un chpitre conscré à l rchitecture. Il forme un cours qui complète les enseignements de compiltion et de système. On y découvre ce que sont les lngges mchines d ujourd hui: clcul entier, clcul flottnt, clcul sclire, clcul vectoriel; instructions prédictives, instructions de contrôle, instructions systèmes; rchitectures RISC et EPIC. Typiquement, il s git d un enseignement qui prend s plce en licence d informtique, sur une durée pouvnt ller de 20 à 30 heures de cours (et utnt pour les exercices), selon que l on se contente de présenter le clcul entier et le clcul flottnt ou que l on y inclut le clcul SIMD (unités vectorielles). En plus de l rchitecture, le livre présente églement un chpitre sur l micro-rchitecture. C est là l prtie des spécilistes. Elle étudie l implnttion de l rchitecture à prtir des circuits présentés dns l première prtie du livre. Il s git de l étt de l rt, en l occurrence une micro-rchitecture spécultive et supersclire. L description inclut les unités de clculs, y compris les opérteurs flottnts et vectoriels. Les cches, le renommge des registres, l prédiction des suts et le tritement en prllèle des instructions en sont les thèmes centrux. Le chpitre s chève sur l présenttion d un sujet de TER (Techniques d Étude et de Recherche) typique de l ctivité de recherche d un micro-rchitecte. Ce cours s plce comme option de mîtrise ou encore en DESS ou DEA orienté vers le mtériel, sur une durée d environ 25 heures. Enfin, le livre se termine pr un chpitre conscré à l environnement du processeur: s mémoire hiérrchisée et les us qui le relient ux périphériques. Sheet numer 14

15 Sheet numer 15 1 Introduction Dns cette introduction, en nous ppuynt sur l description sommire d un microordinteur ctuel, nous montrons comment un processeur intergit vec son environnement pour exécuter des progrmmes insi que les communictions d informtions que cel induit. Ensuite, nous définissons l rchitecture et l micro-rchitecture et nous fisons pprître les liens entre ces deux domines et les utres domines de l informtique. Enfin, nous pssons en revue les différents spects de l rchitecture et de l micro-rchitecture d un processeur en précisnt dns quel chpitre du livre ils sont trités. 1 L crte mère d un PC L figure 1.1 p.4 représente l crte mère d un micro-ordinteur de ureu ctuel. L crte mère est l colonne vertérle de l ordinteur. Il s git d un support imprimé de pistes métlliques relint ses circuits et ses connecteurs. Prmi ces circuits, on trouve le processeur, l mémoire et des circuits de contrôle. Les liisons entre les circuits forment des us, dont l crctéristique principle est l nde pssnte, produit de l fréquence pr l lrgeur (l nde pssnte se mesure en octets pr seconde; l lrgeur d un us doit donc être exprimée en octets ou frction d octet). Les us peuvent déoucher sur des connecteurs et des ports, qui servent de prise pour rncher une crte ou un périphérique. Ces connecteurs et ces ports respectent différents stndrds (qui évoluent vec l technologie) uxquels se conforment les constructeurs de périphériques. Le processeur est relié à un contrôleur de mémoire qui prend à s chrge les liisons entre le processeur et l mémoire centrle (chrgement des cches), entre le processeur et l mémoire vidéo (construction d imge pour l écrn grphique), entre l mémoire vidéo et l mémoire centrle (rngement/chrgement d imge sns psser pr le processeur), entre le processeur et le contrôleur d entrées-sorties (entrée-sortie du processeur), entre le contrôleur d entrées-sorties et l mémoire centrle (ccès en DMA: Direct Memory Access; pr DMA, le contrôleur d entrées-sorties peut lire ou écrire Sheet numer 15

16 Sheet numer 16 2 Chpitre 1 : Introduction un loc de données en mémoire centrle sns intervention du processeur) et enfin entre le contrôleur d entrées-sorties et l crte grphique (trnsfert d imges de ou vers l extérieur, sns intervention du processeur). Le us relint le processeur u contrôleur de mémoire est le us système, prfois ppelé us FSB (Front-Side Bus). Il est cdencé à 266 Mhz et une lrgeur de huit octets (cs d un Athlon XP; on commence à voir des us FSB à 333 Mhz), ce qui lui donne un déit crête de 2,128 GO/s ou 400 Mhz (cs d un Pentium IV). L nde pssnte est lors de 3,2 GO/s. Le us mémoire, qui relie le contrôleur de mémoire à l mémoire centrle, est conforme u rochge et u cdencement des composnts mémoires. Aujourd hui, l mémoire centrle est composée de SDRAM (Synchronous Dynmic Rndom Access Memory) 133 Mhz ou de DDRAM (Doule dt rte DRAM) 266 Mhz (pprition récente de DDRAM 333 Mhz). Le us d ccès occupe qutre octets de lrge, ce qui ssure un déit de 533 MO/s pour l SDRAM et 1,066 GO/s pour l DDRAM. Pour les deux types de mémoire, le us est cdencé u même rythme. Mis pour l DDRAM, l trnsmission de données peut s effectuer deux fois pr cycle. Enfin, on peut églement réliser l mémoire centrle vec des composnts RDRAM (Rmus DRAM). Ces composnts peuvent être cdencés à 800Mhz, ce qui donne u us mémoire un déit crête de 3,2 GO/s. En ce qui concerne le domine grphique, le stndrd ctuel est le us AGP-4X (Accelerted Grphics Port). Il relie le contrôleur de mémoire à l crte grhique qui contient de l mémoire vidéo (sous forme de SDRAM ou de DDR-SDRAM). Le us AGP est cdencé à 66 Mhz, vec qutre ccès mximum pr cycle (pour AGP-4X. On trouve de l AGP, AGP-2X, AGP-4X et ientôt AGP-8X) et une lrgeur de qutre octets. S nde pssnte est donc de 1,066 GO/s (266 MO/s pour l version de se AGP, 533 MO/s pour l version 2X et 2,128 GO/s pour l version 8X). Étnt donné l position centrle du us système, il est clir que s nde pssnte doit être l plus élevée possile pour lui permettre de fire fce ux diverses demndes du processeur. Nénmoins, il ne fut ps perdre de vue qu une prt très importnte des échnges d informtions qui ont lieu u sein de l crte mère ne concerne ps le processeur et s effectue directement entre un périphérique et l mémoire. Les contrôleurs mémoire et les deux us mémoire (mémoire centrle et mémoire grphique) sont lors mis à contriution. Leur nde pssnte est donc tout ussi importnte. Derrière le contrôleur de mémoire se trouve le contrôleur d entrées-sorties. Celui-ci gère le pilotge des différents us de liisons vec l grnde vriété de périphériques que l on peut connecter à un ordinteur: périphériques ccédés pr locs (disques, CD/DVD-ROM), périphériques ccédés pr crctères trnsmis sur une voie d un octet (trnsmission prllèle; lecteur de disquette), périphériques ccédés pr crctères trnsmis sur une voie d un it (trnsmission série; clvier/souris). Pour les disques, le stndrd sur PC est le us IDE/UDMA-ATA/100 (IDE: Integrted Drive Electronics; ATA: AT Attchment; Ultr ATA ou Ultr DMA ou ATA/33; ATA/66 ou UDMA/66; ATA/100 ou UDMA/100). Contrirement u us AGP, le us IDE n est ps synchronisé pr une horloge. Le protocole d échnge est étli à prtir de signux de contrôles synchrones. L technologie et l longueur employées pour l trnsmission des signux définissent l vitesse d échnge mximle. Le us IDE véhicule des données de deux octets. L norme ATA/100 permet d tteindre un déit Sheet numer 16

17 Sheet numer 17 L crte mère d un PC 3 crête de 100 MO/s (33 MO/s pour ATA/33 et 66 MO/s pour ATA/66). Pour les liisons séries (trnsmission d un it à l fois), le stndrd est le us USB (Universl Seril Bus). Le us est cdencé à 12 Mhz ce qui utorise un déit crête de 1,2 MO/s. À chque extrémité du us, un circuit est chrgé de sérier les its de l octet à trnsmettre et de régglomérer ceux de l octet reçu. Sur le us USB se connectent des clviers, des souris, mis ussi des modems (un modem 56 K un déit crête de 5,6 KO/s). Le stndrd USB 2.0 est une extension de l USB. Le us est cdencé à 480 Mhz pour un déit de 48 MO/s. On peut connecter d utres périphériques à l ordinteur pr l intermédiire d une crte enfichée sur l un des connecteurs d extensions de l crte mère. L crte fille sert à l fois de contrôleur et de point de rnchement du périphérique (l crte fille dispose d une prise qui déouche sur l rrière du oîtier du PC). Les connecteurs d extensions de l crte mère respectent tous le formt PCI (Peripherl Component Interfce). Les connecteurs PCI sont reliés u contrôleur d entrées-sorties pr le us PCI, qui est cdencé à 33 Mhz et fit qutre octets de lrgeur. Nous otenons un déit crête de 133 MO/s. Au formt PCI, on trouve des crtes sons, des crtes SCSI (Smll Computer System Interfce) etc. Cette interfce est de même nture que l IDE. On lui connecte principlement des disques. Le us SCSI est cdencé à 80Mhz -Ultr SCSI160- et fit deux octets de lrge pour un déit crête de 160 MO/s. Cependnt, sur un PC, le us SCSI étnt dépendnt du us PCI, le déit de ce dernier ride celui du premier. Mis sur PC, l vntge du SCSI n est ps l vitesse mis l extensiilité. Il permet en effet de connecter des périphériques supplémentires u-delà des qutre offerts pr l interfce IDE, ce qui est utile pr exemple sur un serveur doté de plus de qutre disques. Le stndrd PCI-2 est une extension du stndrd PCI. Le us psse à 64 its u lieu de 32 et est cdencé à 66 Mhz u lieu de 33, ce qui lui donne un déit de 528 MO/s. Après le contrôleur d entrées-sorties, on trouve le contrôleur de configurtion et du démrrge. Ce circuit n est en reltion vec le processeur que pendnt l phse de démrrge de l ordinteur (ce qui explique s position éloignée du processeur). Il contrôle l PROM (Progrmmle Red Only Memory) qui renferme le progrmme de démrrge. Pendnt cette phse, les ccès mémoires du processeur sont cheminés u trvers du contrôleur de mémoire et du contrôleur d entrées-sorties jusqu u contrôleur de configurtion. Celui-ci délivre en prticulier le progrmme de démrrge qui commence pr l procédure POST (Power-On Self Test). Celle-ci se se sur le descriptif de l configurtion de l ordinteur qui est conservé dns l RAM flsh pour démrrer et tester les contrôleurs et circuits de l mchine: pr exemple, démrrge du rfrîchissement de l mémoire centrle, vérifiction de son on fonctionnement... Le démrrge se poursuit pr l recherche d un volume contennt le système. Le rôle du contrôleur de configurtion s chève dès que le système été instllé en mémoire centrle (il reprend du service lors de chque réinitilistion de l ordinteur). Les trois contrôleurs - de mémoire, d entrées-sorties et de configurtion - forment le jeu de circuits d ccompgnement du processeur (le chipset). À chque nouvelle génértion de processeur, le chipset chnge. En revnche, les us - us mémoire, us AGP, us IDE, us PCI, us USB - ne chngent ps ussi fréquemment et doivent être comptiles vec leurs versions ntérieures. Dns le cs contrire, les constructeurs de périphériques devrient rutlement modifier l interfçge de leurs produits vec le PC. Sheet numer 17

18 Sheet numer 18 4 Chpitre 1 : Introduction mémoire centrle contrôleur disques disques CD/DVD ports séries clvier/souris modem us mémoire centrle us mémoire de msse us stndrd d extensions séries processeur et cches us système contrôleur mémoire crte grphique mémoire vidéo us mémoire grphique contrôleur d E/S connecteurs de crtes d extensions us stndrd d extensions prllèles crte son crte SCSI crte Ethernet crte ADSL contrôleur de configurtion et démrrge PROM RAM flsh tterie écrn grphique Figure 1.1 : L crte mère d un micro-ordinteur. Exercice 1.1: un film est lu à prtir d un disque connecté sur le us IDE. On suppose que le trnsfert se fit à vitesse mximum (ATA/100). Le film est présenté dns une fenêtre de 512 pr 384 pixels en 256 couleurs. Les imges ne sont ps compressées. Quels sont les us utilisés pour le trnsfert? Quelle prt (pourcentge) de leur nde pssnte est consommée qund on trnsfère 24 imges pr seconde? Exercice 1.2: cette fois, le film est lu à prtir d un nvigteur Internet et vi un modem ssurnt un déit moyen de 4 KO/s. Quels sont les us utilisés pour le trnsfert? Comien de temps fut-il pour trnsférer une imge? Comment peut-on méliorer l vitesse d ffichge? 2 L exécution d un progrmme sur un PC À prtir de l figure 1.1, on peut montrer le cheminement des informtions induit pr l exécution d un progrmme. Tout commence pr un clic de souris sur une icône. Plus précisément, supposons que le PC soit dns un étt de veille, crctérisé soit pr un écrn noir, soit pr un économiseur d écrn en exécution. Dns ces deux cs, le ureu (l ensemle des icônes définissnt les liens vec les progrmmes directement ccessiles depuis le terminl) n est ps pprent à l écrn. En ccéléré, le lncement d un progrmme nécessite un ordre en provennce de l souris (grâce à un doule-clic sur une icône représentnt le progrmme à exécuter ou en provennce du clvier, grâce à l sisie de son nom). Le progrmme est lors chrgé en mémoire centrle depuis le disque et devient un processus. Le processeur en exécute les instructions et l effet du progrmme pprît, soit en mémoire, soit sur les Sheet numer 18

19 Sheet numer 19 L exécution d un progrmme sur un PC 5 périphériques. Mis pour mieux pprécier l sophistiction du procédé, il fut regrder les choses en détil. mémoire centrle contrôleur disques ports séries souris USB déplcement processeur et cches interruption contrôleur mémoire contrôleur d E/S contrôleur de configurtion et démrrge crte grphique mémoire vidéo connecteurs de crtes d extensions écrn grphique Figure 1.2 : Effet du déplcement de l souris. Le mouvement de l souris sur son tpis v voir un certin nomre d effets (on ne prle ps encore du mouvement du pointeur sur l écrn; cel ne viendr que plus trd, en réction). Le mouvement de l souris équivut dns un premier temps à un déplcement mécnique. En effet, une première roue dentée, représentnt le déplcement horizontl, et une seconde roue, représentnt le déplcement verticl, tournent dns un certin sens et se déclent d un certin nomre de crns. D utres dispositifs équivlents peuvent trnsformer le mouvement en quntité. Un mouvement de grnde mplitude se trduit pr une succession de déplcements prtiels. Ce déplcement mécnique est ensuite converti en une informtion numérique qui est trnsmise it pr it à l un des ports USB uquel est relié l souris. De là, l informtion psse dns le contrôleur d entréessorties vi le us USB (voir l figure 1.2), puis dns le contrôleur de mémoire (qui ne sert que de relis). En émettnt une interruption, le contrôleur de mémoire signle u processeur l rrivée d une donnée en provennce de l souris. Cette interruption pour effet de dérouter l exécution du progrmme en cours sur le processeur vers un sous-progrmme d ccueil de l donnée. Le processus interrompu est pr exemple l économiseur d écrn (le processeur peut églement être en étt de veille, pour ne ps gspiller d énergie; l interruption l ctive donc). Le processeur, en exécutnt le gérnt d interruption, récupère du contrôleur de mémoire ce qui provient de l souris et le dépose en mémoire. Dns un premier temps, cel reste interne u processeur, celuici disposnt d un cche. Un mot dns le cche n est évcué vers l mémoire centrle que lorsqu il fut l y remplcer. Ce qui provient de l souris est plcé dns une zone pprtennt u processus gestionnire du terminl grphique. Ce processus est pour l instnt en sommeil, ttendnt le client. Le gérnt d interruption, en même temps qu il Sheet numer 19

20 Sheet numer 20 6 Chpitre 1 : Introduction dépose l informtion en provennce de l souris, réveille le gestionnire de terminl grphique, qui est son destintire. Exercice 1.3: à quel déit s effectue l trnsmission des informtions concernnt le déplcement de l souris? Ce processus, une fois réveillé, récupère le déplcement de l souris et s en sert pour clculer s nouvelle position. Pour que l utilisteur ne s imptiente ps trop, le gestionnire ordonne un déplcement équivlent u pointeur sur l écrn: voir l figure 1.3. Cette figure représente une succession d ordres prtnt du processeur vers l crte grphique vi le contrôleur de mémoire. Chque ordre modifie les pixels formnt l imge ffichée: le pointeur disprît cr l on donne à ses pixels l couleur du fond à cet endroit, puis il répprît un crn plus loin dns l direction de s cile, et insi de suite jusqu à ce que celle-ci soit tteinte. Après plusieurs déplcements successifs de l souris et du pointeur (USB vers processeur et processeur vers écrn), le pointeur de l souris tteint l icône du progrmme à lncer. L utilisteur, voynt désormis son pointeur u-dessus de l icône, effectue un doule-clic (voir l figure 1.4 p.7). L ordre est trnsmis u gestionnire de terminl. Le terminl reproduit le doule-clic en grisnt l imge de l icône à l écrn (figure 1.5 p.7). Le gestionnire de terminl, pr l position cournte du pointeur, détermine le nom et le type ssocié à l icône (c est-à-dire le nom du progrmme à lncer et son type: progrmme exécutle, donnée ssociée à un progrmme mnipulteur, dossier ou ctlogue,...). Le gestionnire de terminl réveille l interpréteur de commndes et lui communique une phrse signifint un ordre d exécution du progrmme (en employnt le clvier plutôt que l souris, on compose soi-même cette phrse, que l on peut enrichir de prmètres destinés u progrmme lncé). mémoire centrle contrôleur disques ports séries processeur et cches déplcer le pointeur contrôleur mémoire contrôleur d E/S contrôleur de configurtion et démrrge crte grphique mémoire vidéo connecteurs de crtes d extensions rfrîchissement de l imge à Hz écrn grphique Figure 1.3 : Effet du déplcement de l souris sur l écrn. Sheet numer 20

21 Sheet numer 21 L exécution d un progrmme sur un PC 7 mémoire centrle contrôleur disques ports séries souris USB doule clic processeur et cches interruption contrôleur mémoire contrôleur d E/S contrôleur de configurtion et démrrge crte grphique mémoire vidéo connecteurs de crtes d extensions écrn grphique Figure 1.4 : Effet du doule-clic de l souris sur le processeur. mémoire centrle contrôleur disques ports séries processeur et cches contrôleur mémoire contrôleur d E/S contrôleur de configurtion et démrrge crte grphique mémoire vidéo connecteurs de crtes d extensions griser l icône sélectionnée écrn grphique Figure 1.5 : Effet du doule-clic de l souris sur l écrn. Exercice 1.4: à quel déit s effectue l trnsmission des informtions concernnt le déplcement du pointeur sur l écrn? L interpréteur de commndes chrge une prtie du progrmme en mémoire. Pour cel, il communique u noyu du système le nom du fichier exécutle correspondnt u Sheet numer 21

22 Sheet numer 22 8 Chpitre 1 : Introduction progrmme (ce que l on ppelle l référence solue). Le noyu en déduit le support physique où se trouve le fichier (disque, CD-ROM, disquette) et son emplcement sur ce support (pour un disque: prtition, cylindre, piste et secteurs). En fonction du support concerné (nous supposons dns l suite qu il s git d un disque), le noyu fit ppel à un pilote dpté. Le pilote contcte le contrôleur d entrées-sorties pr l intermédiire du contrôleur de mémoire (figure 1.6) et lui réclme l lecture de différents locs (ceux qui forment le déut du fichier exécutle). Cette lecture se fit en DMA, sns intervention du processeur (figure 1.7 p.9). Le contrôleur d entrées-sorties et le contrôleur de mémoire se chrgent du trnsfert du disque vers l mémoire centrle. Un ordre de lecture est trnsmis u contrôleur IDE pr le us IDE. Le contrôleur IDE pilote lors le disque et lui ordonne d effectuer le déplcement rdil de l tête pour tteindre le cylindre visé à prtir du cylindre cournt. Les secteurs souhités sont lus et leur contenu est trnsmis pr le us IDE u contrôleur d entrées-sorties, deux octets à l fois. Le contrôleur de mémoire plce ces données dns une pge mémoire choisie pr le pilote du noyu (écriture pr mot de qutre octets vi le us mémoire). Cette pge fit prtie de l espce mémoire réservé ux entrées-sorties pr le système et est liée à l interpréteur de commndes à l origine de l lecture. Une fois l morce du progrmme instllée en mémoire, le contrôleur de mémoire signle pr interruption l fin de l échnge DMA u processeur (figure 1.8 p.10). Entre temps, celui-ci pu effectuer d utres tâches ou à défut se mettre en veille. mémoire centrle contrôleur disques ports séries ordre de lecture disque processeur et cches contrôleur mémoire progrmmtion d un cnl DMA entre IDE et mémoire crte grphique mémoire vidéo contrôleur d E/S connecteurs de crtes d extensions contrôleur de configurtion et démrrge écrn grphique Figure 1.6 : Chrgement d un progrmme en mémoire: initilistion du cnl DMA. Exercice 1.5: à quel déit s effectue le chrgement du progrmme en mémoire? L interpréteur de commndes peut désormis jouter un nouveu processus à ceux déjà lncés. Ce processus est relié ux pges de l mémoire centrle contennt son code et ses données initiles. Son exécution peut enfin démrrer. Au cours de cette exécution, de nouvelles entrées-sorties peuvent être nécessires (ffichge à l écrn, Sheet numer 22

23 Sheet numer 23 L interction entre logiciel et mtériel 9 lecture u clvier, extension de l espce mémoire résident pr jout de code, de pile ou de ts, lecture ou écriture de fichiers locux ou distnts, etc...). Dns tous les cs, le processus s en remet u système en ppelnt un pilote dpté u périphérique visé. Le pilote dilogue vec les contrôleurs pour lncer l entrée-sortie. Comme celle-ci est de longue durée en regrd de l vitesse du processeur, le système met le processus en sommeil. Il est réveillé pr l interruption du contrôleur de mémoire qui signle l fin de l échnge. Plus précisément, dns un système multi-tâches préemptif comme Unix, le gérnt d interruption remet le processus à l étt prêt et reprend l exécution du processus interrompu. Le processus en entrée-sortie ne redevient ctif qu à son tour. mémoire centrle contrôleur disques ports séries processeur et cches contrôleur mémoire cnl DMA du disque à l mémoire contrôleur d E/S contrôleur de configurtion et démrrge crte grphique mémoire vidéo connecteurs de crtes d extensions écrn grphique Figure 1.7 : Chrgement d un progrmme en mémoire: trnsfert pr le cnl DMA. Exercice 1.6: à quel déit s effectue l exécution du progrmme (cette fois, le déit doit être exprimé en instructions pr seconde plutôt qu en octets pr seconde)? 3 L interction entre logiciel et mtériel Si l on se contente d utiliser un ordinteur pour exécuter des pplictions toutes fites, il n est ps nécessire d en connître plus sur l informtique. Dns ce cs, l ordinteur n est qu un outil, u même titre qu une utomoile pour une personne désirnt se déplcer. En revnche, si l on veut soi-même développer des pplictions, il en v tout utrement. Mis à prt quelques cs prticuliers d pplictions à l spect et u comportement stndrdisés (pr exemple une fenêtre, un menu sous forme de outons et un ensemle de réctions simples ux événements comme le clic de l souris: pplictions Windows ou pges We enrichies d pplets), le développement nécessite des connissnces dns des domines divers. D ord en progrmmtion: mîtrise d un lngge, de ses outils (liriries, clsses d ojets) et de s trduction (compiltion, Sheet numer 23

24 Sheet numer Chpitre 1 : Introduction semi-compiltion ou interpréttion). Ensuite en système: exécution du processus, lloction de s mémoire, tritement de ses entrées-sorties, prise en chrge des exceptions. L écriture du code source nécessite églement de onnes compétences dns le domine trité pr l ppliction et, d une fçon générle, en lgorithmique. mémoire centrle contrôleur disques ports séries processeur et cches fin de DMA interruption contrôleur mémoire contrôleur d E/S contrôleur de configurtion et démrrge crte grphique mémoire vidéo connecteurs de crtes d extensions écrn grphique Figure 1.8 : Chrgement d un progrmme en mémoire: fin du trnsfert DMA. L rchitecture d un processeur est le niveu d strction formnt l cile des compilteurs (le jeu d instructions du lngge mchine, ses types de données - essentiellement entier et flottnt, voire ooléen - et ses vriles - les registres et l mémoire -). L micro-rchitecture est l implnttion de l rchitecture dns un processeur. Pr exemple, les PC sont ujourd hui construits vec des processeurs Pentium IV, Pentium III, Celeron, Duron et Athlon qui sont utnt de micro-rchitectures d une seule et même rchitecture, l IA-32 (que l on ppelit 80x86 pr le pssé). Les imcs sont construits vec des Power G3 ou G4, qui sont deux micro-rchitectures de l rchitecture PowerPC. L informticien doit-il voir des connissnces en rchitecture? Si le domine trité pr l ppliction qu il souhite développer est le mtériel lui-même (cs d un logiciel de se), l réponse est clirement oui. Il en v de même si l ppliction est un compilteur. Mis l rchitecture des processeurs contient des notions qui sont essentielles à l onne progrmmtion, quelle que soit l ppliction visée. Cel commence pr l représenttion des types de données: le signe des entiers vec l représenttion du complément à deux (chpitre 3) et le formt flottnt IEEE-754 (chpitre 4). L connissnce de ces représenttions est indispensle chque fois que l on fit emploi de fonctions de conversions, qu elles soient explicites ou implicites (en C, une déconvenue clssique de tout progrmmeur est de déclrer unsigned une vrile qui à l exécution prend une vleur négtive; l nomlie n est en générl détectée que trdivement, près que diverses comprisons ient été fondées sur une interpréttion positive de l vleur négtive). Pour les flottnts, svoir que les clculs ne sont ps excts cr rrondis est Sheet numer 24

25 Sheet numer 25 L interction entre logiciel et mtériel 11 vitl pour ne ps ccorder une confince veugle ux chiffres composnt un résultt, voire pour simplement contrôler une oucle de convergence (il se peut que l fonction en clcul exct converge, mis qu en clcul rrondi on cesse de converger à quelques ps du résultt; on contrôle ce type de oucle en chevnt le clcul lorsqu une précision donnée est tteinte: écrt entre l vleur précédente et l nouvelle vleur inférieur en vleur solue à un terme constnt ɛ). En plus de leurs représenttions, il est églement utile de connître les opértions de se pplicles ux entiers (chpitre 3 pour l rélistion de l ddition et des déclges en circuits, chpitre 5 pour l multipliction et l division entières) et ux flottnts (chpitre 5). Les opértions de se sont celles que l on sit câler dns une micro-rchitecture. Elles sont d emploi suffismment fréquent pour figurer dns le jeu d instructions mchine. Pr exemple, certines rchitectures ne considèrent ps l division entière comme une opértion de se. Elle est émulée à prtir de l multipliction ou clculée dns l unité flottnte près conversion. Ce peut même être le cs de l multipliction entière, qui est fréquente surtout sous l forme c v où c est une constnte puissnce de deux. Dns ce cs, un simple déclge suffit. Associées ux opérteurs, il y leurs exceptions: le déordement d intervlle dns les clculs entiers (chpitre 3), ignoré dns un lngge comme C, mis tritle pr un gestionnire d exception en C++; les exceptions de l norme IEEE-754 pour les clculs flottnts (chpitre 4) vec les nomres dénormlisés, les NN et les infinis. Après les types de données, l rchitecture définit les vriles. Le modèle universellement dopté est celui d un ensemle de registres (chpitre 2 pour l description d une cellule mémoire multi-port, chpitre 3 pour l description d un nc de registres, chpitre 4 pour l définition des registres dns une rchitecture). On prle d rchitecture registre-registre. Seule une étude détillée de l rchitecture d un processeur, et même de s micro-rchitecture, permet d expliquer pourquoi on n emploie ps un modèle orgnisé utour de l mémoire en ccès direct ou en ccès pr empilement/dépilement. De tels modèles ont existé pr le pssé mis ont été ndonnés. En prticulier, il fut oulier l justifiction reposnt sur l vitesse: un ensemle de n registres de m its est plus lent d ccès qu une mémoire de n mots de m its cr le nc de registres occupe une plus grnde surfce de silicium que l mémoire. Il existe un nc de registres pour chque type de données (entier, flottnt, ooléen,...). Le nc de registres entiers et le nc de registres flottnts peuvent éventuellement communiquer. Le jeu d instructions qui prévoit une instruction de trnsfert dns un sens ou dns l utre précise ce point (trnsfert sns conversion; l conversion est une opértion de l unité flottnte). Sns une telle communiction, une conversion d entier vers flottnt ou de flottnt vers entier nécessite un pssge pr l mémoire (le compilteur produit les instructions nécessires qund ce cs pprît dns un progrmme, pr exemple lors des conversions implicites en C). Vient ensuite le jeu d instructions proprement dit. Le modèle CISC (Complex Instruction Set Computer qui est le modèle sous-jcent de l rchitecture IA-32) est en compétition vec le modèle RISC (Reduced ISC qui est le modèle de toutes les utres rchitectures: PowerPC, DEC Alph AXP, HP PA, Sun SPARC, MIPS). En rélité, il n y plus guère de compétition. En effet, les processeurs d rchitecture CISC ctuels trnsforment leurs instructions en micro-instructions RISC. Avec l rchitecture IA-64, Intel et HP tentent d imposer un nouveu type d rchitecture et de jeu d instructions: Sheet numer 25

26 Sheet numer Chpitre 1 : Introduction le modèle EPIC (Explicitly Prllel Instruction Computer qui est présenté à l fin du chpitre 4). Que l rchitecture soit de type CISC, RISC ou EPIC, le jeu d instructions peut être divisé en cinq grndes ctégories (voir le chpitre 4). Il existe des instructions de contrôles principlement composées de suts conditionnels, des instructions de clculs (que l on peut encore sudiviser en clculs entiers et flottnts) et des instructions d entrées-sorties, c est-à-dire d ccès à l mémoire (instructions dites de chrgement et de rngement. Dns les systèmes modernes, l espce des entrées-sorties est mppé en mémoire (chpitre 6)). Pr conséquent, lire ou écrire sur un périphérique revient à chrger ou rnger une donnée en mémoire (à l extérieur du processeur, l dresse émise est reconnue comme identifint le périphérique visé). Il existe en outre des instructions SIMD (Single Instruction Multiple Dt; voir le chpitre 4 pour leur sémntique et le chpitre 5 pour leur implnttion). Celles-ci permettent le tritement en prllèle des éléments d un vecteur. Elles s pprentent ux instructions de clculs (entiers et flottnts), en en proposnt une extension vectorielle et en joutnt quelques opértions spécifiques (en prticulier, sur les entiers, une rithmétique à sturtion en plus de l trditionnelle rithmétique modulo). Enfin, il existe quelques instructions dévolues u système (chpitre 4): ccès ux différentes prties de l micro-rchitecture pour permettre le chngement de contexte dns les systèmes préemptifs comme Unix ou Windows-NT (suvegrde-resturtion des registres, mise à jour de l MMU (Memory Mngement Unit), mode noyu et mode utilisteur), mis ussi le tritement des exceptions (défut de pge pr exemple, voir le chpitre 6). L principle différence entre les modèles CISC, RISC et EPIC est l richesse de chcune des cinq ctégories et le mode de codge des instructions (chpitre 4). Le modèle CISC repose sur un codge de tille vrile. Les instructions les plus fréquentes qui ne nécessitent ps d utre référence que le nc de registres, sont codées sur deux octets. Cel limite l tille du nc de registres à un mximum de huit registres. Les utres instructions nécessitent des compléments, soit vec un préfixe d extension, soit vec des données en suffixe. Cel permet une grnde souplesse de codge, à tel point que le jeu d instructions est même extensile (ce qui permis pr exemple d jouter les instructions MMX u jeu de se). En revnche, cel induit une grnde complexité de décodge. Pr exemple, le jeu d instructions permet de mnipuler ussi ien des registres que des vriles en mémoire (pour pllier le mnque de registres, on dispose d instructions de clcul ynt une source en mémoire; c est une utre différence notle vec les rchitectures RISC et EPIC). Il contient ussi de nomreux modes d dressge (ce qui s pprente à du tritement de pointeur en C). Les instructions de clcul comprennent des opértions d rithmétique décimle et de tritement de chînes de crctères. Le modèle RISC implique l codifiction des instructions en un mot de 32 its découpé en quelques chmps (une instruction est à peu de choses près un qudruplet: deux sources, une destintion et une opértion). Comme chque chmp est de tille réduite, suf l un d entre eux qui peut servir pour coder les constntes, le modèle RISC limite l tille du nc de registre à 32 registres. Il limite églement le nomre d opértions (de l ordre d une centine, tout type confondu). Les instructions prennent leurs sources et ont leur destintion dns le nc de registre, à l exception des instructions de chrgement et de rngement. Les chrgements ont une source en mémoire. Les rngements Sheet numer 26

27 Sheet numer 27 L structure du livre 13 ont une destintion en mémoire (le modèle exclut les instructions de clcul ynt une source en mémoire). En générl, l rchitecture ne prévoit qu un seul mode d dressge de type se plus déplcement. Le modèle EPIC regroupe plusieurs instructions en un pquet (undle). Dns l rchitecture IA-64, un pquet regroupe trois instructions de 41 its chcune ccompgnées de cinq its exprimnt leurs dépendnces. Cette tille supérieure de codge des instructions permet à l fois de disposer d un plus grnd nomre de registres (128 u lieu de 32) et d un plus grnd nomre d opértions (à mi-chemin entre CISC et RISC). Le jeu d instructions IA-64 introduit en prticulier de nouveux concepts, tous orientés vers le prllélisme d instructions: instructions conditionnelles grdées pr un prédict pour éviter les suts de file mplitude, gestion en pile des registres pour fciliter le déroulge des oucles en pipeline logiciel, chrgements nticipés et conditionnels pour sorer l ltence des ccès mémoire. Le découpge en chmps réguliers inspiré du modèle RISC simplifie le décodge. L micro-rchitecture enfin se compose d un certin nomre de détils d implnttion qui sont essentiels à une onne orgnistion des clculs. Prmi ceux-ci figure l hiérrchistion de l mémoire qui repose sur le principe de loclité (chpitres 3 et 6; il est importnt de connître les crctéristiques des cches composnt l hiérrchie pour fixer leur tux d échec et leur temps d ccès). En font églement prtie, l exécution en prllèle et en recouvrement des instructions (orgnistion supersclire et pipelinée du processeur, voir le chpitre 5), l prédiction des suts vec l pénlité et le tux de muvises prédictions, le renommge des registres pour ugmenter le prllélisme d instructions et l exécution en désordre des instructions, selon un modèle à flot de donnée (chpitre 5; une instruction démrre son exécution qund ses données sont disponiles et non ps lorsque l instruction précédente démrré). S y joutent, l ltence des opértions (opértion courte, opértion longue, opértion de durée vrile comme les chrgements dont l ltence dépend de l hiérrchie mémoire; les longues ltences peuvent être sorées pr l exécution en désordre) et enfin le fonctionnement des opértions vectorielles. Si tous les processeurs ctuels sont construits à prtir d une micro-rchitecture de modèle unique (exécution supersclire, spécultive et en désordre, voir chpitre 5), cette unnimité risque d être remise en cuse pr l micro-rchitecture de l Itnium, le nouveu processeur Intel-HP fondé sur l rchitecture IA-64. Comme cette rchitecture fit pprître le prllélisme d instructions u sein des pquets, il n est ps nécessire que l micro-rchitecture ugmente le prllélisme d instructions à l exécution. L micro-rchitecture de l Itnium exécute les instructions en ordre, à chrge pour le compilteur de préprer un ordonnncement des instructions u sein des pquets qui recouvre u mximum les ltences. 4 L structure du livre Ce livre compte six chpitres (y compris cette introduction), qui décrivent un processeur et son environnement de fçon scendnte. L figure 1.9 p.14 montre comment s enchînent les chpitres. On commence (deuxième chpitre) pr les trnsistors servnt à former les cellules de se: portes, séprteurs et cellules mémorisntes. Sheet numer 27