TD 4 : Circuits logiques

Transcription

1 SR bi UT Iformatique IUT de Lille USTL rchitecture de ordiateur T 4 : Circuit logique Eercice Circuit mtèrieu Le circuit de la Figure, réalié e techologie cmo, poéde 3 etrée,, 2 et, et ue ortie.. Quel ot le traitor mo et le pmo da ce circuit? T et T 3 ot de mo et ot de pmo car il a u petit cercle da leur repréetatio. C et ue hitoire de covetio de repréetatio étermier la foctio de trafert du circuit, c et-à-dire l epreio de e foctio de etrée. Pour cela, détermier i le traitor ot paat ou bloquat e foctio de la valeur de. T T 2 T 3 2 T 4 Fig. Circuit mtèrieu e techologie cmo. L état de traitor e foctio de l etrée doé da la Table idique que i = alor et décoecté de (T et T 2 ot bloqué) et 2 et coecté à (T 3 et T 4 ot paat), doc = 2, et i = 0, c et le cotraire, =. La foctio de trafert peut doc écrire = + 2. Ce circuit et u multipleeur 2. L etrée et l etrée de éléctio, uivat a valeur la ortie predra la valeur de l ue ou l autre de etrée. O peut cotruire de multipleeur 2 à etrée de éléctio qui permettet d aiguiller l ue de 2 etrée ver la ortie. La Figure 2 doe la repréetatio mbolique d u multipleeur Quel et l itérêt de coecter le etrée à la ortie à traver à la foi de traitor mo et pmo qui ot le même état (bloquat ou paat uivat ) au même momet? Le traitor mo tramettet trè bie le 0 mai moi bie le, alor que le pmo tramettet trè bie le et moi bie le. Utilier le deu imultaémet permet doc de tramettre trè bie à la foi le et le 0.

2 = = 0 = = 0 = 0 = T bloqué paat T 2 bloqué paat T 3 paat bloqué T 4 paat bloqué 2 2 = 2 = Tab. Etat de traitor e foctio de l etrée. 2 0 Fig. 2 Schéma mbolique d u multipleeur 2. Eercice 2 Coceptio d u additioeur-outracteur bit L objectif de cet eercice et la réaliatio d u additioeur-outracteur bit pour de etier aturel.. La première étape coite à réalier u additioeur bit preat e etrée le deu bit a et b à additioer. La ecode et d utilier ce circuit pour former u additioeur bit. Quelle doivet être le etrée/ortie de l additioeur bit pour pouvoir l utilier da la cotructio de l additioeur bit? Repréeter l additioeur bit ou forme de boîte e idiquat e etrée/ortie. Pour faire ue additio etre deu etier aturel o commece par additioer le deu bit de poid faible a et b, ce qui ou doe deu iformatio : le bit de poid faible r du réultat de l additio et la reteue c (carr) à utilier pour le calcul de bit de poid. Pour avoir le réultat correcte de l additio de deu bit de poid il et éceaire d utilier cette reteue. O déduit de celà que l additioeur bit doit avoir : 3 etrée : a et b à additioer et ue etrée e pouvat jouer le rôle de la reteue i éceaire, 2 ortie : r le réultat et c la reteue. 2. oer u chema logique pour l additioeur bit e utiliat l additioeur bit comme circuit de bae. O brache implemet la ortie reteue c i de l additioeur réaliat l additio de bit de poid i ur l etrée e i de l additioeur correpodat au bit de poid i comme ur la Figure Quelle iformatio peut-o obteir e ortie de l additioeur bit? 2

3 a b c additioeur bit e r Fig. 3 Etrée/Sortie de l additioeur bit. b a b 2 a 2 b 2 a 2 b a b 0 a 0 c additioeur bit c 2 additioeur bit c 3 c 2 additioeur bit c additioeur bit c 0 additioeur bit e 0 = 0 r r 2 r 2 r r 0 Fig. 4 dditioeur bit. O obtiet le réultat grâce au ortie r i, mai aui i l additio à doé lieu à u dépaemet de capacité grâce à la ortie c. Cette ortie vaut e ca de débordemet et 0 io. 4. E utiliat le propriété du codage de etier relatif e complémet à deu et le mode de calcule du complémet à deu, propoer ue opératio alterative à la outractio. Sur bit, outraire deu etier aturel et B codé ur bit reviet à additioer et le complémet à deu de B oit 2 B. Pour obteir ce complémet à deu, il uffit d iverer tou le bit de B, c et-à-dire de calculer B, et d ajouter. La outractio B reviet doc à l opératio + B Propoer u circuit pouvat réalier la outractio ur bit à partir d u additioeur bit. Pour calculer l ivere B de B, il uffit d utilier ivereur, u pour chaque bit de B, avat l etrée de l additioeur. Pour ajouter il uffit de forcer à l etrée reteue e 0 de l additioeur bit correpodat au bit de poid 0. La Figure 5 repréete u tel circuit. 6. Propoer u circuit utiliat u uique additioeur bit qui peut réalier oit l additio oit la outractio ur bit uivat la valeur d ue ouvelle etrée : OP. Par eemple i OP vaut 0 le circuit réalie l additio de et B et i OP vaut, c et la outractio B qui et effectuée. Pour l additio, l etrée reteue e 0 doit être à 0=OP et pour la outractio e 0 doit être à =OP, doc o peut bracher OP directemet à e 0. Euite l opérade B doit être iverée eulemet da le ca de la outractio. partir de l etrée B il faut doc pouvoir choiir etre B et B avat l etrée de l additioeur uivat la valeur de OP. Pour celà ou pouvo utilier multipleeur à deu etrée, u pour choiir etre chaque bit de B et o complémataire, ce qui doe le circuit additioeur-outracteur de la Figure 6. 3

4 B R C e 0 Fig. 5 Soutracteur bit. B OP 0 e 0 R C Fig. 6 dditioeur-soutracteur bit. 7. Ue foi que le valeur d etrée a, b et e de l additioeur bit ot toute établie, u délai de t a uité de temp et éceaire avat l établiemet de valeur de ortie r et c correcte. Quel délai t a et éceaire avat que toute le ortie de l additioeur bit oiet établie? (NB : o coidère que toute le etrée a i et b i ot établie imultaémet) Le ortie de l additioeur bit correpodat au bit poid fort ( ) e ot établie qu apre u délai de t a ue foi que toute e etrée ot établie, e particulier e. Il faut doc attedre que le ortie de l additioeur bit correpodat au poid 2 oiet établie : t a = t + t a avec t a le délai d u additioeur bit. Le même raioemet appliqué à l additioeur bit doe : t a = t a + t a 2. Récurivemet o obtiet : t a = i t a + t a i oit t a = t a. 8. Même quetio pour le délai maimum t a de l additioeur-outracteur. Soit t m le délai d établiemet de ortie du multipleeur et t le délai de la porte ot. Ue foi que l etrée B et établie, il faut doc t uité de temp avat que B oit dipoible à l etrée du multipleeur. ii l opérade B ou B et dipoible au plu tard aprè t + t m uité de temp e ortie du multipleeur. Il faut euite ecore t a uité de temp pour obteir le ortie de l additioeur-outracteur, oit au total : t a = t + t m + t a. 4

5 ad or ad Tab. 2 Table de valeur de opérateur biaire ad, or et ad. Eercice 3 Porte ad Toute le epreio booléee peuvet e repréeter à l aide de eul opérateur ot, ad et or. Cepedat da certaie techologie, comme la techologie cmo, il et impoible de réalier directemet le porte ad et or. Il et par cotre poible d obteir de porte ad et ot.. Motrer commet o peut obteir le troi opérateur ot, ad et or uiquemet à partir de l opérateur ad. O commece par ot car c et le moi complee, o peut e ortir uiquemet e étudiat la table de vérité de ad, et euite o utilie le Théorème de e Morga pour eprimer le autre e foctio de ad et de ot. ot : =. ad (, ) or : + = + =. = ad (,) = ad (ad (, ),ad (, )) ad :. =. = ad(, ) = ad (ad (, ),ad (, )) L opérateur ad et u géérateur uique. 2. oer le chéma logique de troi opérateur de bae e utiliat uiquemet de porte ad. +. (a) ot (b) or (c) ad Fig. 7 Le opérateur de bae e foctio de porte ad uiquemet. 5