I. Introduction - Codage en virgule fixe

Transcription

1 Méthodologes de converson automatque en vrgule fe pour les applcatons de tratement du sgnal École thématque ARCHI 03 Roscoff 31mars - 4 avrl D. MENARD Équpe de recherche RD - IRISA/INRIA ENSSAT - Unversté de Rennes1 1 I. Introducton - Codage en vrgule fe I. Introducton. Arthmétque vrgule fe. Comparason vrgule flottante / vrgule fe. Ojectfs du codage en vrgule fe II. Évaluaton de la précson des systèmes en vrgule fe III. Évaluaton de la dynamque des données IV. Codage des données pour une mplantaton matérelle V. Codage des données pour une mplantaton logcelle

2 Codage en vrgule fe Codage en vrgule fe complément à deu m S m 1 n m n S m-1 m n -n1 -n Domane de défnton du codage : D [ m, m m Parte entère (m ts) n ] n Parte fractonnare (n ts) Précson du codage Pas de quantfcaton : q n 3 Codage en vrgule flottante Codage vrgule flottante L eposant assocé à la donnée est codée au sen de celle-c Les données sont composées de deu partes Eposant Mantsse Sa valeur est comprse dans l ntervalle [ 1, 1 ] [ 1,1] S E d 1 d d E-1 E-1 e-1 S M C 1 C C 3 C m- C M-1 m-1 Eposant (E ts) Mantsse (M ts) u ( 1) S E 1 M 1 1 C 1 avec u ( 1) S E E 1 1 d 4

3 Règles de l arthmétque vrgule fe Addton a Cho d un format dentque Algnement de la vrgule Etenson de ts m A n A S A ma na m B m B n B n B S B S B S B mb S B 0 mb -1-0 nb nb S R mr na m ma(m,m ) 1 n ma(n,n ) R A B R A B Multplcaton a Représentaton dentque Doulement du t de sgne m A n A S A ma na S B m B n B mb 0-1 nb S R S R mr nr m R ma mb n R na nb 5 Comparason vrgule fe / flottante Nveau de dynamque ma( ) 0.log mn( ) D N ( db ) Rapport Sgnal à Brut de Quantfcaton P s ρ db 10.log P e Dynamque en db RSB en db D ynamque vrgule fe/flottante DSP Vrgule fe 16 ts Nomre de ts Rapport Sgnal à Brut vrgule fe/flottante 16 ts Vrgule flottante Vrgule fe Vrgule flottante Codage vrgule flottante IEEE 754 Vrgule fe Dynamque du sgnal d entré e en db 6

4 Arthmétque & systèmes emarqués Arthmétque vrgule flottante Largeur des données stockées en mémore : 3 ts (IEEE 754) Opérateurs complees (geston de la mantsse et de l eposant) Temps de développement fale L utlsateur ne dot pas coder les données Applcatons spécfques : audonumérque, fale volume Arthmétque vrgule fe Opérateurs plus smples Processeur plus rapde Largeur des données stockées en mémore : 16 ts Effcacté énergétque plus mportante, consommaton mons mportante Processeur mons cher (surface du crcut mons mportante) Applcatons grand pulc DSP vrgule fe : 95% des ventes 7 Cycle de développement Beson Spécfcaton Spécfcatons opératores Spécfcatons technologques Spécfcatons fonctonnelles Défnton de l'algorthme Concepton fonctonnelle Concepton fonctonnelle Smulaton Descrpton de l algorthme Performances Contrante de précson Contrantes temps réel, Consommaton d énerge, Flelté Coût Converson en vrgule fe Implantaton Implantaton Matérelle Parttonnement Implantaton Logcelle 8

5 Ojectfs du codage des données Codage en vrgule fe Défnr pour chaque donnée la poston de la vrgule Nomre de ts pour les partes fractonnares et entères Respecter les règles de l arthmétque vrgule fe Ojectfs et contrantes du codage en vrgule fe Mantenr la fonctonnalté de l algorthme Respecter les règles de l arthmétque vrgule fe Garantr l asence de déordement Satsfare la contrante de précson Optmser l mplantaton de l algorthme Implantaton matérelle : mnmser la surface (pr) et la consommaton d énerge Implantaton logcelle : mnmser le temps d eécuton et la talle du code 9 Ojectfs du codage des données Précson Algorthme vrgule flottante Intégrté de l algorthme Méthodologe Archtecture vrgule fe Concepton matérelle (ASIC-FPGA) Optmser la largeur des opérateurs du crcut Mnmser la surface du crcut Concepton logcelle (DSP, µc) Optmser le «mappng» de l algorthme sur une archtecture fgée Mnmser le temps d eécuton et la talle du code Contrante de précson 10

6 VIRGULE FLOTTANTE.C Processus de converson en vrgule fe p 3,14159 N 100 float,h,z for(1;<n;) *z *y *h } for(1;<n;) *z *y *h } Code C vrgule flottante Évaluaton de la la dynamque Code vrgule fe Évaluaton de la la précson Codage des données Complaton Synthèse d archtecture Contrante de précson Code assemleur Archtecture 11 Applcaton fl rouge : fltre FIR Équaton au dfférences N 1 h() a [0, N 1] y( n) a. ( n ) ( n)* h( n) avec 0 h() 0 alleurs (n) y(n) h Graphe Flot de Sgnal (n) z -1 z -1 z -1 a 0 a 1 a N- a N-1 y (n) 1

7 II. Évaluaton de la précson des systèmes en vrgule fe I. Introducton II. Évaluaton de la précson des systèmes en vrgule fe. Métrque. Méthodes asées sur la smulaton. Méthodes analytques III. Évaluaton de la dynamque des données IV. Codage des données pour une mplantaton matérelle V. Codage des données pour une mplantaton logcelle Métrque pour l évaluaton de la précson Erreur de quantfcaton assocée à une donnée : Dfférence entre la donnée en précson fne (vrgule fe) et la donnée en précson nfne (valeur eacte) précson fne précson nfne Proprété de l erreur de quantfcaton Varale aléatore (ergodque et statonnare) Caractérsée par sa pussance (moment d ordre ) P Métrque d évaluaton de la précson Rapport Sgnal à Brut de Quantfcaton P y : pussance du sgnal P y : pussance du rut de quantfcaton RSBQ P P y y 14

8 Méthodes asées sur la smulaton Prncpe Détermnaton de la pussance du rut de quantfcaton à partr de la smulaton du système en vrgule fe (y fed ) et en vrgule flottante (y float ) La sorte en vrgule flottante est consdérée comme la référence Hypothèse valde s l erreur lée à l arthmétque vrgule flottante est néglgeale par rapport celle lée à la vrgule fe La largeur des données en vrgule fe dot rester fale S float ~ - Entrée du système S fed y float y fed y P y 1 N pts N pts ( y float y fed ) n 0 15 Méthodes asées sur la smulaton Mse en œuvre : utlsaton de lrares pour émuler l arthmétque vrgule fe Utlsaton de classe C : systemc, gf [Km 98] Temps de smulaton élevés Utlsaton des caractérstques de la machne hôte pour accélérer la smulaton en vrgule fe Utlsaton de types optmsés : pf [Km 98] Génératon d un code optmsé : FRIDGE [Ked 01] Réducton des temps de smulaton Augmentaton du temps nécessare pour générer le code utlsé pour la smulaton Temps d optmsaton du format des données très élevé [Sun 95] Une nouvelle smulaton en vrgule fe est requse dès que le format d une donnée est modfé 16

9 Méthodes asées sur la smulaton Eemples de temps de smulaton Fltre IIR d ordre 4, (PC pentum 100 MHz) [Sun 95] Type Flottant gf pf VHDL SPW Temps de smulaton (s) Rapport fe / flottant Comparason des temps de smulaton en vrgule fe et en vrgule flottante pour 6 applcatons [Ked 01] FIR, DCT, IIR, FFT, auto-corrélaton, produt de matrce Type Flottant SystemC SystemC précson lmtée Code optmsé Rapport fe / flottant Méthodes asées sur la smulaton Adaptaton de la méthode CESTAC à la vrgule fe Détermnaton du nomre de ts sgnfcatfs au nveau de la sorte de l applcaton Méthode CESTAC Estmaton de l erreur d arrond lée à l arthmétque vrgule flottante à partr de quelques réalsatons de l applcaton (3) Hypothèse : l erreur en sorte sut une lo de proalté Gaussenne Utlsaton du test de Student pour détermner l ntervalle de confance de l estmaton de la moyenne de l erreur Déducton du nomre de ts sgnfcatfs à partr de l ntervalle de confance 18

10 Méthodes analytques Méthode proposée par Tourelle [Tou99] Détermnaton de l epresson analytque du RSBQ Détermnaton de l epresson de la pussance du rut Propagaton des moments du rut au sen d un GFD Défnton d un modèle de propagaton des moments du rut pour chaque type d opérateur Hypothèses smplfcatrces Tratement unquement des structures non-récursves Développement d une nouvelle méthode analytque Estmaton précse de la pussance du rut de quantfcaton Tratement des structures lnéares récursves 19 Modèles de rut de quantfcaton Modélsaton du rut généré lors d un changement de format : Erreur de quantfcaton : Varale aléatore dscrète unformément réparte q µ q σ 1 k ( 1 ) k ( 1 ) avec Modèle de propagaton du rut : q -nk -nk-1 S m m k m k-1 m n MSB (n k) k -n (pas de quantfcaton après changement de format) LSB Addton : z y Multplcaton : s s z y y y 0

11 Systèmes lnéares Système lnéare, entrée, sorte y : Équaton au dfférences y( n) K 1 k 0 a k. ( n k) L 1 Système non récursf s, c 0 h(n) réponse mpulsonnelle du système lnéare y( n) j 0 l 1 c. y( n l) h( j). ( n j) h( n)* ( n) l H(z) foncton de transfert du système lnéare H Y ( z) X ( z) K 1 k 0 ( z) L 1 l 1 a k l. z c. z k l 1 Modélsaton d un système lnéare Epresson du rut de quantfcaton y N g 1 yˆ( n) y( n) h 0 g ( n)* g ( n) h( n)* ' e ( n) h( n)* ( n) Source de rut généré lors d un changement de format Brut d entrée (n) (n) g h g g e (n) e (n) h h h (n) Brut de quantfcaton de sorte y (n) Erreur due à la quantfcaton des coeffcents Sgnal d entrée (n) h y(n) Sgnal de sorte

12 Pussance du rut de quantfcaton y Pussance du rut de quantfcaton [Men0] E Ng 1 Ng 1 ( y ) µ µ g σ e σ g e 0 0 Source de rut généré lors d un changement de format Brut d entrée (n) (n) g h g g e (n) e (n) h h h (n) Brut de quantfcaton de sorte y (n) Sgnal d entrée (n) h y(n) Sgnal de sorte 3 Pussance du rut de quantfcaton y Pussance du rut de quantfcaton [Men0] E Ng 1 Ng 1 ( y ) µ µ g σ e σ g e 0 0 (n) h k (n) (n) e ou g µ σ Proprété : les ruts sont des ruts lancs (les échantllons ne sont pas corrélés d un pont de vue temporel) j0 ( µ H ( e ) σ π H jω ( e ) dω σ π π m 0 h( m) 4

13 Synoptque de la méthodologe G GFDC app Génératon du GFS Génératon du Graphe Flot de Sgnal Élmnaton des structures de contrôle Inserton des nformatons temporelles (opératons de retard) GFS G s Modélsaton au nveau rut G sn Modélsaton du système au nveau rut Inserton des sources d erreur Modélsaton des données et des opérateurs au nveau rut Détermnaton des fonctons de transfert G H Détermnaton de l epresson du RSBQ RSBQ(, m) [Men0a] 5 Détermnaton des fonctons de transfert 1. Démantèlement des crcuts Ojectf : transformaton du Graphe Flot de Sgnal en graphes acyclques (DAG). Détermnaton des fonctons lnéares Ojectf : spécfcaton du système par un ensemle de fonctons lnéares 3. Détermnaton des fonctons de transfert partelles Ojectf : spécfcaton du système par un ensemle de fonctons de transfert partelles 4. Détermnaton des fonctons de transfert gloales Ojectf : détermnaton des fonctons de transfert entre la sorte et chaque entrée 6

14 Eemple du fltre FIR Spécfcaton du fltre au nveau rut de quantfcaton Présence d une source de rut potentelle en entrée ou en sorte de chaque opératon (n) z -1 z -1 z -1 ' e a 1 a 0 gm0 a N- a N-1 gm1 gm N- gm N-1 g mem y (n) ' e N. gm (n) y(n) h g mem 7 Eemple du fltre FIR Epresson du rut en sorte du système y y ( n) ( n) e N 1 l 0 ( n) l e g. mem ( n) a. ( n l) N 1 0 g. mem gm. ( n) ( n) N 1 0 Foncton de transfert gloale du système gm. ( n) B y ( z) H ( z) B ( z) e B N 1 g. mem( z) gm. ( z) 0 Y ( z) H ( z) X ( z) 8

15 Eemple du fltre FIR Epresson de la varance du rut en sorte du fltre FIR σ y σ e σ g. mem N 1 0 σ gm. σ y σ N 1 h( m) σ e g. mem m 0 σ gm. σ 1 g. mem qm am N. y N qe 1 m q σ 1 α 1 α h ( ) n n n.. e gmem y h N m 9 III. Évaluaton de la dynamque des données I. Introducton II. Évaluaton de la précson des systèmes en vrgule fe III. Évaluaton de la dynamque des données. Ojectfs. Méthodes asées sur la smulaton. Méthodes analytques. Eemples et comparason des méthodes estantes IV. Codage des données pour une mplantaton matérelle V. Codage des données pour une mplantaton logcelle

16 Ojectfs Estmaton du domane de défnton [ mn, ma ] de chaque donnée en vue d en dédure la poston de la vrgule m Parte entère S m-1 m n -n1 -n m m log ( ma( )) mn, ma Crtères de qualté pour l estmaton Précson : mnmser l erreur d estmaton Évter la présence de ts non utlsés au nveau des ts les plus sgnfcatfs de la donnée Qualté : garantr l asence de déordement 31 Méthodes asées sur la smulaton Détermnaton de la dynamque d une donnée à partr de ses paramètres statstques Smulaton de l algorthme et collecte des échantllons Détermnaton des paramètres statstques et/ou des valeurs mnmales et mamales Détermnaton de la dynamque à partr des valeurs mnmales X mn et mamales X ma otenues [Aam 01] X mn X ma 3

17 Méthodes asées sur la smulaton Méthode proposée par Km [Km98] Dstruton un-modale ( 1. < k < 5) et symétrque 0 s ~ µ ( k 4) σ ma k s E E 4 [( µ ) ] 4 σ kurtoss 3 [( µ ) ] skewness σ 3 3 Dstruton mult-modale ou non symétrque mn 0% r R 0% 1% ma 100% r R 100% 99% défn tel que P( < ) % 99 % 100% 99% 33 Méthodes analytques Propagaton de la dynamque des entrées au sen de l applcaton Utlsaton des résultats de l arthmétque d ntervalle [Kea 96] Opératons mn (z) ma (z) zy mn()mn(y) ma()ma(y) z-y mn()-ma(y) ma()-mn(y) z y mn(e) ma(e) E (mn()mn(y),mn()ma(y), mn(y)ma(),ma()ma(y)) Tratement des structures non-récursves Estmaton pessmste Asence de prse en compte de la corrélaton entre les données 34

18 Méthodes analytques Systèmes lnéares : utlsaton de normes (n) y(n) h Normes L1 ( ) ( n). y ma h( m) ma1 n m Systèmes lnéares non-récursfs : résultats dentques à ceu otenus avec l arthmétque d ntervalle Norme Cheychev y ma ma n ( ( n) ) ma ( H ( ω) ) ω Sgnal d entrée du type ( n) cos( ω. n. T ) 35 Eemple fltre FIR 0. Réponse mpulsonnelle du fltre 1 Entrée [ 1,1] Fltre 1 : 41 cellules Fltre : 3 cellules a 0 0 a Méthodes Fltre 1 Fltre y ma m y ma m Méthodes analytques Arth. Intervalle, Norme L Norme Cheychev Méthodes statstques Chrp Brut lanc gaussen Brut lanc unforme

19 Eemple fltre IIR Équaton au dfférences 1 y( n) ( n) y( n 1) Réponse mpulsonnelle 1 h( n) n 1 Réponse mpulsonnelle du fltre IIR Dynamque de y ma n / ( y( n) ) man( ( n) ). h( m) m m 0 1 m 37 Comparason des méthodes Méthode statstque Méthode analytque Précson Erreur d estmaton fale Méthode conservatrce (estmaton dans le pre cas) Qualté Pas de garante sur l asence de déordement Foncton de la représentatvté des sgnau Garante sur l asence de déordement Structures tratées Toutes Structures lnéares et nonlnéares non-récursves Connassances nécessares Sgnau d entrée Domane de défnton des entrées 38

20 IV. Codage des données en vrgule fe pour une mplantaton matérelle I. Introducton II. Évaluaton de la précson des systèmes en vrgule fe III. Évaluaton de la dynamque des données IV. Codage des données pour une mplantaton matérelle. Ojectfs. Len entre le codage des données et la synthèse. Regroupement des données. Présentaton des méthodes V. Codage des données pour une mplantaton logcelle Ojectfs Implantaton matérelle dans un ASIC ou un FPGA Défnton de l archtecture du crcut Posslté d adapter la largeur des opérateurs au contrantes de précson Ojectfs de l mplantaton Mnmser le coût Optmser la surface du crcut Mnmser la consommaton d énerge Optmser la largeur des opérateurs Ojectf du processus de converson en vrgule fe Mnmser la surface du crcut sous contrante de précson Mn S( ) tel que RSBQ() RSBQ Ζ ( ) mn 40

21 Len entre le codage et la synthèse Comment regrouper les données? Largeur opérateurs Représentaton ntermédare de l applcaton : GFD, GFDC Regroupement des opératons opérateurs Optmsaton largeur données Sélecton Ordonnancement Temps d eécuton des opérateurs Largeur opérateurs Assgnaton Quel couplage codage - synthèse? Opératons opérateurs 41 Nveau de regroupement des données Algorthme : toutes les données ont la même largeur Le processus d optmsaton de la largeur des données peut être réalsé avant la synthèse d archtecture [Mar 01] Qualté de l mplantaton en terme de surface? Bloc : toutes les données d un loc ont la même largeur Lmtaton du nomre de varales pour l optmsaton Regroupement drgé par L analyse du graphe de l applcaton [Sun 95] La synthèse : couplage du codage et de la synthèse [Kum 01] Donnée : chaque donnée à sa propre largeur Codage pus synthèse de l archtecture [Kum 98], [Ked 98] Affectaton d opératons de largeur dfférente sur un même opérateur [Con 01] 4

22 VIRGULE FLOTTANTE.C Méthode GAUT (LESTER - Lorent) Regroupement au nveau de l algorthme Largeur dentque pour toutes les données ( app ) et utlsaton d un seul format (vrgule fe cadrée à gauche) Utlsaton d une méthode analytque pour évaluer P Relaton smple entre la pussance du rut P et app P Aq A. ( app 1) app 1 log A P s RSBQ mn 1 Séparaton des processus de synthèse et de codage p N 100 float,h,z for(1;<n;) *z *y *h } for(1;<n;) *z *y *h } Code VHDL de l applcaton Parte frontale Graphe flot de données Calcul de app Calcul de app Synthèse (GAUT) Archtecture RSBQ mn 43 Méthode FRIDGE (IISPS - A la chapelle) Regroupement au nveau donnée Code C vrgule flottante Annotaton Code mte (fe / flottant) Code vrgule fe (SystemC) Interpolaton Annotatons locales ou gloales Utlsateur Évaluaton de la précson (smulaton) RSBQ mn Optmsaton Spécfcaton vrgule fe optmsée Synthèse de l archtecture 44

23 Les dfférentes phases de la méthode Annotaton Défnton du format de quelques données en vrgule fe Interpolaton Détermnaton du format vrgule fe des données nonannotées par propagaton de règles Parte entère (m ) : utlsaton de l arthmétque d ntervalle Parte fractonnare (n ) : utlsaton des règles n f n, z Ops ( n ) y Optmsaton Mnmsaton de la largeur des données sous contrante de précson gloale RSBQ mn Utlsaton d une contrante de précson locale : RSBQ dégradaton mamale autorsée du RSBQ en sorte d un opérateur lée à la réducton de la largeur de la sorte de l opérateur 45 Algorthme d optmsaton Tant que (RSBQ() > RSBQ mn ) // contrante de précson gloale RSBQ RSBQ ε // modfcaton de la contrante de précson locale } Pour chaque ( ) Tant que ( RSBQ ( ) < RSBQ ) // pour chaque donnée dmnuton de la largeur tant -1 // que la contrante de précson locale est satsfate Calcul( RSBQ ( )) // évaluaton analytquede RSBQ ( ) } } Calcul(RSBQ()) // évaluaton par smulatonde RSBQ() 46

24 Méthode FPO (Unversté de Séoul) Dfférentes méthodes proposées Regroupement au nveau donnée [Kum 98] Regroupement au nveau loc par analyse du graphe flot de sgnal de l applcaton [Sun 95] Regroupement réalsé par l utlsateur Regroupement automatque Données connectées par un déla ou un multpleeur Entrées et sorte d un addtonneur Regroupement au nveau loc : couplage des processus de codage en vrgule fe et de synthèse [Kum 01] Regroupement des opératons réalsées sur un même opérateur 47 Méthode FPO Regroupement au nveau donnée [Kum 98] Code C vrgule flottante Détermnaton dynamque et poston de la vrgule Évaluaton de la précson (smulaton) Détermnaton mn Détermnaton opt Nveau algorthme Spécfcaton vrgule fe optmsée Synthèse de l archtecture Nveau synthèse d archtecture 48

25 Les dfférentes phases de la méthode Détermnaton de la dynamque (méthode statstque) et de la poston de la vrgule des données Détermnaton de la largeur mnmale de chaque donnée.mn défne telle que RSBQ( ) > RSBQmn mn( ) Ζ j Bma j Détermnaton de la largeur optmsée des données Au départ la largeur des données est fée à leur valeur mn.mn Heurstque en deu phases : Incrémentaton de la largeur de toutes les données tant que la contrante de précson n est pas satsfate Décrémentaton de la largeur des données, une par une, tant que la contrante de précson est satsfate 49 Méthode FPO Regroupement au nveau loc [Sun 95] Fed-pont optmzer (Cadence) Code C vrgule flottante Regroupement Détermnaton dynamque et poston de la vrgule Regroupement par analyse du graphe flot de sgnal Évaluaton de la précson Détermnaton mn Détermnaton opt Nveau algorthme Spécfcaton vrgule fe optmsée Synthèse de l archtecture Nveau synthèse d archtecture 50

26 Méthode FPO Regroupement au nveau loc et couplage codage synthèse [Kum 01] Code C vrgule flottante Regroupement Évaluaton de la précson Détermnaton dynamque et poston de la vrgule Détermnaton mn Synthèse de l archtecture Détermnaton opt Regroupement par analyse du graphe flot de sgnal Ordonnancement Assgnaton 51 Synthèse de l archtecture Ordonnancement par lste Une lste pour chaque opérateur de largeur dfférente Tratement en prorté des opératons de largeur élevée Assgnaton d une opératon à un opérateur de largeur plus élevée s celu-c est lre Processus tératf pour l ordonnancement et l optmsaton de la largeur des opérateurs 1. Estmaton du nomre mnmal d opérateurs nécessares. La largeur des opérateurs est fée à la valeur mamale 3. Ordonnancement de l applcaton 4. Réducton de la largeur d un des opérateurs tant que la contrante de temps est satsfate lors de l ordonnancement 5

27 V. Codage des données en vrgule fe pour une mplantaton logcelle I. Introducton II. Évaluaton de la précson des systèmes en vrgule fe III. Évaluaton de la dynamque des données IV. Codage des données pour une mplantaton matérelle V. Codage des données pour une mplantaton logcelle. Archtecture et génératon de code pour DSP. Ojectfs. Présentaton des méthodes estantes Archtecture des DSP Archtecture conventonnelle Structure multplcaton-accumulaton MAC Regstres dédés au opérateurs Connectons regstre-opérateur optmsées Jeu d nstructons spécalsé MAC nat nat mult Acc add Archtecture parallèle Untés fonctonnelles ndépendantes Fle de regstres Tous les regstres sont connectés à tous les opérateurs Utlsaton de clusters Parallélsme au nveau nstructon Jeu d nstructons VLIW U 1 U U 3 U 4 Fle de regstres VLIW (orthogonale) 54

28 Archtecture des DSP Largeur naturelle du processeur ( nat ) DSP: largeur fe : 16 ou 4 ts Cœur de DSP et ASIP : largeur paramétrale CD450 (Clakspur) : 16 à 4 ts; EPICS (phlps) : 1, 16, 18, 0, 4 ts; PalmCore (VLSI / DSP Group): 16, 0, 4 ts Largeur des données au sen de l unté de tratement Instructons classques Calcul d une multplcaton-addton sans perte de précson Bts de garde au nveau de l accumulateur Instructons doule précson Augmentaton de la précson : données stockées en mémore en doule précson Augmentaton des temps de calcul 55 Archtecture des DSP Instructons SWP (Su-Word Parallelsm) Utlsaton du parallélsme au nveau des données Réducton du temps d eécuton N ts N/ 1 0 y 1 y 0 N ts N/ 1 0 y 1 y 0 - z 1 z 0 N ts z 1 z 0 N ts Lo de quantfcaton Troncature : par défaut Arrond : quelques DSP 56

29 Archtecture des DSP Capactés de recadrage Regstres à décalage spécalsés Décalages en sorte du multpleur (C50 : -6, 0, 1, 4) Regstres à décalage en arllet Coût d un recadrage avec un regstre en arllet Archtectures conventonnelles Le coût du recadrage est foncton de sa poston Coût du recadrage (cycles) Recadrage TMS30C54 OakDSPCore FIR FIR Sym FIR FIR Sym r r r r FIR Sym : fltre FIR symétrque h r r 1 r 0 y FIR 1 r 3 r' 3 h r r 1 r 0 FIR Symétrque y 57 Archtecture des DSP Archtecture VLIW Sur-coût C s lé au décalage en sorte du multpleur pour dfférentes applcatons [Men0d] t wos : temps d eécuton avec l opératon de recadrage twos t Cs t ws : temps d eécuton sans l opératon de recadrage t wos ws Fltre IPC C s (%) Fltre FIR réel (tratement par échantllon) Fltre FIR réel (tratement par loc) 6 Fltre FIR réel symétrque (échantllon) Fltre FIR réel symétrque (loc) Fltre FIR complee (échantllon) Fltre FIR complee (loc) Fltre IIR d ordre.8 18 Opératon de recadrage >> y TMS30C6 : IPC ma 8 58

30 Interacton génératon de code - codage Sélecton d nstructons Le cho de l nstructon est lé à la largeur des opérandes Le type des données dot être détermné avant la sélecton d nstructons Allocaton et assgnaton de regstres Renvo de données ntermédares en mémore (spllng) Optmsaton de la largeur des données renvoyées en mémore Comproms précson - temps de transfert Ordonnancement DSP avec parallélsme au nveau nstructon : le coût d une opératon de recadrage est lé à la manère dont les nstructons sont ordonnancées [Men0d] Optmsaton du placement des opératons de recadrage lors de l ordonnancement des nstructons 59 Ojectfs Implantaton logcelle dans un DSP ou un ASIP Développement du code Archtecture fgée Archtectures dverses Ojectf de l mplantaton Mnmser le temps d eécuton et la talle du code Ojectf du processus de converson en vrgule fe Mnmser le temps d eécuton du code sous contrante de précson Optmser la largeur des donnée : sélectonner les nstructons (classques, doule-précson, SWP) permettant de mnmser le temps d eécuton Optmser le placement des opératons de recadrage en vue de rédure le temps d eécuton 60

31 Méthode «Autoscaler for C» Unversté de Séoul [Kum 00] Code C vrgule flottante #defne p #defne p man() float,h,z for(1;<n;) *z *y *h } for(1;<n;) *z *y *h } VIRGULE FLOTTANTE.C Génératon I.R. Génératon I.R. SUIF Détermnaton Dynamque «Proflng» «Proflng» Modfcaton des types Calcul Décalage Calcul Décalage Optmsaton décalage Génératon code C Génératon code C #defne p #defne p man() float,h,z for(1;<n;) *z *y *h } for(1;<n;) *z *y *h } Code C ANSI vrgule fe Contrante locale de dégradaton de la précson VIRGULE FLOTTANTE.C 61 Les dfférentes phases de la méthode Évaluaton de la dynamque Méthode statstque Détermnaton des recadrages Pour chaque epresson du code, résoluton d un système d équatons lnéares Optmsaton des recadrages Mnmsaton de la foncton de coût des recadrages Réducton du coût : égalsaton du format de certanes données Défnton d une dégradaton mamale autorsée de la précson de chaque donnée Le temps d eécuton d un recadrage t r de d r ts est défn a pror en foncton du type de regstre à décalage : Présence d un regstre à décalage en arllet : t r 1 cycle Asence de regstre à décalage en arllet : t r d r cycles 6

32 Méthode FRIDGE Code C vrgule flottante [Wl 98, Coo 0] Annotaton Annotatons locales ou gloales Interpolaton Évaluaton de la précson RSBQ mn Optmsaton Spécfcaton vrgule fe optmsée Emedded Approach System C Génératon d un code C vrgule fe dentque au t près à la spécfcaton d orgne Émulaton des opératons de quantfcaton Code C vrgule fe 63 Ojectfs de nos travau de recherche Développement d une méthodologe de complaton d algorthmes spécfés en vrgule flottante pour les processeurs programmales en vrgule fe sous contrante de précson gloale Évaluaton analytque de la précson du système (RSBQ) Otenton d une spécfcaton en vrgule fe optmsée Prse en compte de l archtecture du processeur cle Couplage des processus de génératon de code et de converson en vrgule fe Optmsaton de l mplantaton sous contrante de précson Mnmsaton du temps d eécuton du code généré Cho du type des données Placement des opératons de recadrage 64

33 #defne p #defne p man() float,h,z for( 1;<n;) *z *y *h } for(1;< n;) *z *y *h } VIRGULE FL OTTANTE.C #defne p #defne p man() float,h,z for( 1;<n;) *z *y *h } for(1;< n;) *z *y *h } VIRGULE FL OTTANTE.C Synoptque de la méthodologe Code source C RSBQ mn Évaluaton de la précson RSBQ(,m) Converson en vrgule fe GFDC Parte haute SUIF RI SUIF-CALIFE Infrastructure de génératon de code Infrastructure de complaton Suf vers C Code C ou SystemC vrgule fe CALIFE Modélsaton du processeur Descrpton ARMOR du DSP ArmorC Code assemleur [Men0c, Men0e] 65 Synoptque de la méthodologe Code source C RSBQ mn Évaluaton de la précson RSBQ(,m) Détermnaton dynamque Détermnaton poston vrgule Détermnaton des types Optmsaton des formats GFDC Parte haute SUIF RI SUIF-CALIFE Infrastructure de génératon de code CALIFE Infrastructure de complaton Suf vers C Code C ou SystemC vrgule fe Modélsaton du processeur Descrpton ARMOR du DSP ArmorC Code assemleur 66

34 Eemple fltre FIR Code C du fltre FIR float h[3] , ,..., , , ,..., , , 0.0}; vod man() float [3]; float nput; float yn; float acc; nt ; [0] nput; acc [0]*h[0]; for(31; >0; --) acc acc []*h[]; [] [-1]; } yn acc; 67 Eemple fltre FIR Graphe flot de données et de contrôle du fltre FIR nput [0] h[0] B.B. 1 GFC For Acc GFD 1 GFC FIR For B.B. [-1] z -1 Acc B.B. 3 Acc y GFD 3 [] u h[] B.B : loc de ase GFD Acc 68

35 Détermnaton de la dynamque GFDC D entrées Dynamque entrées Détermnaton de la dynamque GFDC D (Dynamque) Détermnaton dynamque Détermnaton poston vrgule Détermnaton du domane de défnton des données Technque mplantée Détermnaton type des données Optmsaton format des données GFDC Transformaton GFDC GFS GFS G app Dynamque des entrées Détermnaton de la dynamque du GFS GFS G dyn Mse à jour de la dynamque du GFDC - Arthmétque d ntervalle -Norme L1, Cheychev G dyn GFDC 69 Eemple fltre FIR Propagaton de la dynamque des entrées au sen du graphe flot de sgnal représentant l applcaton (n) [-1,1] z -1 z -1 z -1 0 [- 0, 0 ] Normes L1 ma n 1 [- 1, 1 ] N- N-1 N 1 0 y (n) N 1 ( y( n) ) man( ( n) ). h( m) 6. 6 m m 0 N 1, 0 ( y( n) ) 6. 6 ma n 70

36 Détermnaton de la poston de la vrgule GFDC D (Dynamque) Ojectfs : Détermnaton de la poston de la vrgule Modèle du processeur GFDC m (Poston de la vrgule) Détermnaton de la poston de la vrgule (m ) Inserton des opératons de recadrage Détermnaton dynamque Détermnaton poston vrgule Détermnaton type des données Optmsaton format des données Technque : Propagaton de la vrgule par parcours des graphes flots de données (GFD) Nécessté d élmner les crcuts présents au sen des GFD Défnton de règles pour les données et les opératons Prse en compte de la présence de ts de garde 71 Détermnaton de la poston de la vrgule Données m log ( ma( )) mn, ma Opératons : y Multplcaton mz' m my 1 m y m m y' m ' y Ops z m z' z m z Addton (sans ts de garde) Défnton d un format commun m c ma( m, m y, m z ) 7

37 Eemple fltre FIR Détermnaton de la poston de la vrgule au sen du GFD représentant le cœur de la oucle FOR [ 0,99 ; 0.99] m 0 [-1] GFD z -1 [ 0,99 ; 0.99] m 0 [] h[] [ 0,19 ; 0.98] m h 0 mz. mult mh m 1 1 [ 0,98; 0.98] m m c c ma( m 3 u, m m u Acc 0, m Acc ) u Acc Acc [ 6,6 ; 6,6] [ 6,6 ; 6,6] m Acc m Acc Eemple fltre FIR Inserton des opératons de recadrage au sen du GFD représentant le cœur de la oucle FOR [ 0,99 ; 0.99] m 0 [-1] GFD z -1 [ 0,99 ; 0.99] m 0 [] h[] [ 0,19 ; 0.98] m h 0 mz. mult mh m 1 1 m u1 1 u 1 >> Acc [ 6,6 ; 6,6] m Acc 3 m u 3 u m m c c ma( m 3 u, m Acc, m Acc ) Acc [ 6,6 ; 6,6] m Acc 3 74

38 Détermnaton du type des données GFDC m (Poston de la vrgule) RSBQ mn Détermnaton des types GFDC (,m,n ) (Format des données) Détermnaton dynamque Détermnaton poston vrgule Détermnaton de la largeur des données Prse en compte des dfférents types manpulés par le DSP : Instructons classques Instructons doule précson Instructons SWP Modèle du processeur Détermnaton type des données Optmsaton format des données Sélecton de la sute d nstructons permettant de Mnmser le temps d eécuton gloal Satsfare la contrante de précson (RSBQ mn ) mn T ( ) tel que RSBQ( ) RSBQ B ( ) mn 75 Eemple opératon MAC Jeu d nstructons du processeur Graphe flot de données Instructon Foncton Temps Largeur des opérandes E/S [] h[] j k γ k d eecuton t k e1 e s j 1 MULT j MULT J 3 MULT j 4 ADD j 5 ADD j 6 ADD o 0 GFD E I j, j } u o 1 E I j 4, j 5, 6 } Acc 1, j j Modélsaton des solutons sous forme d arre Instructon sélectonnée Opératons o j 1 j j 3 o Largeur des opérandes o 1 j 4 j 5 j 6 j 4 j 5 j 6 j 4 j 5 j

39 Eemple fltre FIR Espace de recherche 6 varales (opératons), 3 valeurs possles par varale Rapport Sgnal à rut de quantfcaton (db) Évoluton du RSBQ en foncton du temps d eécuton Temps d eécuton de l applcaton (cycles) 77 Optmsaton du format des données GFDC (,m,n ) (Format des données) RSBQ mn Optmsaton des formats GFDC (,m,n ) (Formats optmsés) Détermnaton dynamque Détermnaton poston vrgule Modèle du processeur Détermnaton de la poston optmale des opératons de recadrage Déplacement des opératons de recadrage pour rédure le temps d eécuton du code Mnmsaton du temps d eécuton tant que la contrante de précson est respectée Détermnaton type des données Optmsaton format des données Deu types d approche DSP sans parallélsme au nveau nstructon (ILP) Optmsaton avant le processus de génératon de code DSP avec parallélsme au nveau nstructon Optmsaton en parallèle à la phase d ordonnancement Estmaton du coût proale des opératons de recadrage 78

40 DSP sans ILP Coût d une opératon de recadrage r : Processus d optmsaton tératf c n t r Déplacement du recadrage r 0 ayant le coût mamal Évaluaton de la précson (RSBQ) Valdaton du déplacement : s RSBQ(m)<RSBQ mn alors r 0 est replacée à sa poston optmale et n est plus déplacée r G VF RSBQ(,m) RSBQ() GFDC Optmsaton t r A ar Etracton du Évaluaton motf du temps d eécuton A sr du recadrage Sélecton des nstructons OLIVE (CALIFE) Sélecton des nstructons I ar I sr Estmaton Teec Estmaton Teec t ar t sr - t r RSBQ mn G opt CDFG Évaluaton du temps d eécuton du recadrage Modélsaton du processeur 79 Eemple fltre FIR Alternatves pour le déplacement des opératons de recadrage : Vers l entrée du fltre Vers les coeffcents du fltre Déplacement vers l entrée du fltre Avant optmsaton Temps d eécuton des recadrages : 3 cycles RSBQ : 80,6 db Après optmsaton Temps d eécuton des recadrages : 1 cycle RSBQ : db 80

41 Eemple fltre FIR Code C du fltre FIR après déplacement de l opératon de recadrage vers l entrée short h[3]-973,..., 9418, 311, 9418, }; short nput; vod man() short [3]; short y; nt acc; nt ; [0] nput >> ; acc [0] * h [0]; } for (31; >0; --) acc acc [] * h[]; [] [ - 1]; } y (nt)(acc); 81 Systèmes de rado de 3 ème génératon Récepteur pour les systèmes de rado-communcaton de 3 ème génératon Convertsseur de fréquences D.C. A N s r (n) FIR Fltre de récepton s e (n) Rake Recever ˆ CAG Fnger 0 y 0 (k) s e (n) Fnger 1 Fnger y 1 (k) y (k) y(k) Fnger 3 y 3 (k) 8

42 Synoptque d un fnger l (n) z-4 z DLL early Fnger (path l) DPDCH/DPCCH decodng DPDCH DPCCH y l (k) Phase removng * αˆl Channel estmaton z- z - 44 DLL on-tme DLL DLL z-0 z DLL late Multplcatons complees c OVSFI (n) Décodage des données s e (n) s 1 (n) s (n) SF Σ 56 Σ s 3 (k) 1 SF 1 56 y l (k) c K (n) * αˆì c OVSFQ (n) 83 Spécfcatons Rake Recever : 4 fngers Décodage des données Code C de la parte décodage des données d un fnger for ( 0; < SF; ) y0i[] 0I[] * CksI[] - 0Q[] * CksQ[]; y0q[] 0I[] * CksQ[] 0Q[] * CksI[]; } Acc0I Acc0I ( y0i[]*a0i[0] - Acc0Q Acc0Q ( y0i[]*a0q[0] y0q[]*a0q[0] )* Co[]; y0q[]*a0i[0] )* Co[]; Évaluaton de la précson : Graphe flot de sgnal de l applcaton : 480 opératons 80 sources de rut potentelles 84

43 Dynamque - poston de la vrgule Facteur d étalement SF 8 Fnger 0 Fnger 1 Fnger 3 Comnason des MP MULTc MULTc 1 (n) c K (n) c OVSFI (n) MULT 3 ADD ADD 1 * αˆì s (n) c OVSFQ (n) SF Σ 56 Σ y(n) Dynamque et poston de la vrgule MULTc 1 MULTc MULT 3 ADD 1 ADD mult add mult add mult add Add y D m Largeur des données Spécfcaton de la largeur des données pour une contrante de RSBQ de 1,5 db Fnger 0 Fnger 1 Fnger 3 Comnason des MP T eec (cycles) Instructons classques Instructons SWP 3133./ (n) MULTc 1 MULTc c K (n) c OVSFI (n) MULT 3 ADD ADD 1 * αˆì s (n) c OVSFQ (n) SF Σ 56 Σ y(n) Types des opératons et données (ts) MULTc 1 MULTc MULT 3 ADD 1 ADD mult add mult add mult add add y

44 Optmsaton des recadrages Implantaton du rake recever au sen d un DSP 16 ts Structure MAC classque sans t de garde Présence d un regstre en arllet RSBQ (db) Déplacement des opératons de recadrage vers les coeffcents Phase 1 Phase Soluton otenue avant optmsaton Fngers Mult-path Comnason Phase 3 Structure des locs de ase de l applcaton 44 Déplacement des opératons de recadrage vers les entrées Temps d eécuton des opératons de recadrage (cycle 87 Concluson Évaluaton de la dynamque Méthodes statstques Estmaton précse mas pas ne garantssant pas l asence de déordement Méthodes analytques Estmaton pessmste garantssant l asence de déordement Évaluaton de la précson Méthodes asées sur la smulaton : Augmentent le temps d eécuton du processus d optmsaton Mse en œuvre d heurstques pour rédure l espace de recherche Méthodes analytques : Toutes les structures ne sont pas prses en comptes Défnton de nouvelles méthodes 88

45 Concluson Implantaton matérelle Nécessté de couplage entre les processus de converson en vrgule fe et de synthèse d archtecture Mse en œuvre d un algorthme effcace d optmsaton sous contrante Implantaton logcelle Nécessté de prse en compte de l archtecture Nécessté de couplage entre les processus de converson en vrgule fe et de génératon de code Optmsaton du format sous contrante de précson gloale Relaton entre la contrante de précson et les crtères de qualté de l applcaton 89 Blographe (1) [Aam00] [Cac0] T. Aamodt, Floatng-pont To Fed-pont Complaton and Emedded Archtectural Support, Master Thess, Unversty of Toronto, January 001 D. Cachera, T. Rsset Advaces n Bt Wdth Selecton Methodology. Proceednngs of the IEEE Internatonnal Conference on Applcaton-Specfc Systems, Archtectures, and Processrs (ASAP 0), Jul 0. [Coo01] M. Coors, H. Kedng, O. Luthje and H. Meyr, Integer Code Generaton For the TI TMS30C6, ICASSP-01, May 001, Sate Lake Cty, US. [Con99] G. Constantndes, P. Cheung, W Luk, Truncaton nose n fed-pont SFG, IEE Electroncs Letters, 35(3), Novemer [Con01] G. Constantndes, P. Cheung, W Luk, Heurstc Datapath Allocaton for Multple Wordlength Systems, DATE 001, Mars 001. [Kea96] R. Kearfott, Interval Computatons: Introducton, Uses, and Resources, Euromath Bulletn, vol (1), 1996, p [Ked01] H. Kedng, M. Coors, O. Luthje, H. Meyr, Fast Bt-True Smulaton, Desgn Automaton Conference 001, (DAC- 01), Jun 01, Las Vegas, US. [Ked98a] H. Kedng, M. Wllems, M. Coors, and H. Meyr. FRIDGE: A Fed-Pont Desgn And Smulaton Envronment. Desgn, Automaton and Test n Europe 1998 (DATE-98), Mar 98. [Ked98] H. Kedng and F. Hurtgen and M. Wllems and M. Coors, Transformaton of Floatng-Pont nto Fed-Pont Algorthms y Interpolaton Applyng a Statstcal Approach, 9th Internatonal Conference on Sgnal Processng Applcatons and Technology, ICSPAT'98, 98. [Km98] S. Km, K. Kum, S. Wonyong. Fed-Pont Optmzaton Utlty for C and C Based Dgtal Sgnal Processng Programs, IEEE Transactons on Crcuts and Systems II, 45(11), Nov 98. [Kum00] [Kum01] K. Kum, J.Y. Kang and W.Y. Sung, AUTOSCALER for C: An optmzng floatng-pont to nteger C program converter for fed-pont DSP,IEEE Transactons on Crcuts and Systems II, pp , Septemer 000. K. Kum, and W.Y. Sung, Comned Word-length Optmzaton and Hgh-level Synthess of Dgtal Sgnal Processng Systems,IEEE Transactons on Computer Aded Desgn of crcuts and Systems II, pp , 0(8), August

46 Blographe () [Lu71] [Mar01] B. Lu. Effect of Fnte Word Length on the Accuracy of Dgtal Flters - A Revew (Invted Paper). IEEE Transacton on Crcut Theory, 18(6), Nov 71. E. Martn, C. Nouet, JM. Tourelles. Concepton optmsée d archtectures en précson fne pour les applcatons de tratement du sgnal.tratement du Sgnal 001, Vol 18 (1), 001. [Men01] D. Menard, O. Senteys, Influence du modèle de l'archtecture des DSPs vrgule fe sur la précson des calculs, D hutème colloque GRETSI sur le tratement du sgnal et des mages, Toulouse, Sep 01. [Men0a] D. Menard and O. Senteys. Automatc Evaluaton of the Accuracy of Fed-pont Algorthms, IEEE/ACM Conference on Desgn, Automaton and Test n Europe 00 (DATE-0), Pars, Mar 0. [Men0] D. Menard and O. Senteys. A methodology for evaluatng the precson of fed-pont systems. Internatonal Conference on Acoustcs, Speech and Sgnal Processng 00 (ICASSP 00), Orlando, May 0. [Men0c] D. Menard, T. Sad, D. Chllet, O. Senteys. Implantaton d'algorthmes spécfés en vrgule flottante dans les DSP vrgule fe. 8 ème Symposum en Archtectures nouvelles de machnes (SYMPA), Hammamet, Tunse, Apr 0. [Men0d] D. Menard, P. Quemeras, O. Senteys. Influence of fed-pont DSP archtecture on computaton accuracy. XI European Sgnal Processng Conference (EUSIPCO 00), Toulouse, Sep 0. [Men0e] D. Menard, D. Chllet, F.Charot, O. Senteys. Automatc Floatng-pont to Fed-pont Converson for DSP Code Generaton. ACM Internatonal Conference on Complers, Archtectures and Synthess for Emedded Systems 00 (CASES 00), Grenole, Oct 0. [Men0f] D. Menard, T. Sad, D. Chllet, O. Senteys. Implantaton d'algorthmes spécfés en vrgule flottante dans les DSP vrgule fe. Sélectonné pour numéro spécal de TSI Archtectures des systèmes emarqués. [Men03a] D. Menard, M. Gutton, S. Pllement, O. Senteys. Desgn and Implementaton of WCDMA Platforms Challenges and Trade-offs. Accepted for the Internatonal Sgnal Processng Conference, Dallas, Aprl 03. [Par87] T.W. Parks and C.S. Burrus, Dgtal Flter Desgn, 1987, Jhon Wlley and Sons Inc 91 Blographe (3) [Sun95] [Tou99] [Wl97] W. Sung, K. Kum. Smulaton-Based Word-Length Optmzaton Method for Fed-Pont Dgtal Sgnal Processng Systems. IEEE Transactons on Sgnal Processng, 43(1), Dec J. Tourelles. Concepton d'archtectures pour le tratement du sgnal en précson fne. PhD thess, Unversté de Rennes I, Jan 99. M. Wllems and V. Bursgens and H. Meyr, FRIDGE: Floatng-Pont Programmng of Fed-Pont Dgtal Sgnal Processors Internartonnal Conférence On Sgnal Processng Applcatons and Technology, (ICSPAT'97),